



Faculteit van de Toegepaste Wetenschappen
Vakgroep Elektronica en Informatiesystemen

Poly-Ge/poly-CdSe dunne-filmcircuits voor op glas geïntegreerde aansturing van vlakke beeldschermen

door

ir. Herbert De Smet

Promotor : Prof. Dr. ir. A. Van Calster

PROEFSCHRIFT INGEDIEND AAN DE FACULTEIT VAN DE TOEGEPASTE WETENSCHAPPEN VAN
DE UNIVERSITEIT TE GENT TOT HET BEHALEN VAN DE GRAAD VAN
DOCTOR IN DE TOEGEPASTE WETENSCHAPPEN

ACADEMIEJAAR 1993-1994



Faculteit van de Toegepaste Wetenschappen
Vakgroep Elektronica en Informatiesystemen

**Poly-Ge/poly-CdSe dunne-filmcircuits voor op glas
geïntegreerde aansturing van vlakke beeldschermen**

door

ir. Herbert De Smet

Promotor : Prof. Dr. ir. A. Van Calster

PROEFSCHRIFT INGEDIEND AAN DE FACULTEIT VAN DE TOEGEPASTE WETENSCHAPPEN VAN
DE UNIVERSITEIT TE GENT TOT HET BEHALEN VAN DE GRAAD VAN
DOCTOR IN DE TOEGEPASTE WETENSCHAPPEN

ACADEMIEJAAR 1993-1994

Dankwoord

Mijn dank gaat uit naar :

Prof. Vanwormhoudt, voorzitter van de vakgroep ELIS, voor het ter beschikking stellen van de faciliteiten van de vakgroep.

Prof. Herman Pauwels, consequent verdediger van het belang van een doctoraat, voor het overbrengen van een kleine fractie van zijn wetenschappelijke geestdrift.

Mijn promotor, Prof. André Van Calster, voor de gemoedelijke maar pragmatische manier waarop hij zijn doctorandi begeleidt en voor het oprichten en besturen van die gedroomde werkomgeving die wij de TFCG noemen.

Alle collega's en ex-collega's van de TFCG, voor de vriendschappelijke samenwerking en de continue uitwisseling van ideeën, voor het mee helpen installeren en onderhouden van de nodige toestellen, voor het meewerken aan de 'clean room processing', voor het proeflezen van stukken van mijn manuscript en alleen al voor de aangename werksfeer.

De meeste collega's van de vakgroep ELIS, voor het in stand houden van de goede LEM-tradities.

Fred Geerinck, voor het reinigen en spinnen van talloze substraatjes, Jean Bekaert voor het in inkt zetten van de meeste afbeeldingen in mijn artikels en IWONL-verslagen.

Mijn ouders, omdat zij mij door de moeilijkste momenten hebben geloodst, en in het bijzonder mijn moeder, voor de honderden keren dat zij het avondeten voor mij heeft opgewarmd.

Ende hic en maghet seker niet vergheten : mijns screvens ware een ghestille, ne hads mi eene niet gejoint sich voer mi tontfaermen. Tis tinstituet ter anmoedighinc vandie wetenscapelike ondersoekinghen in die nyverhid ende op tland, voerseker tlaetste middeleeuesce bastion datter noch bestaet ende dat mi IV yaere lanc tghenoeghen hevet ghesconken syn lyfeighene te moghen zijn.

De belastingbetalers, wier geld al zoveel heeft mogelijk gemaakt : Ronquières, Bombardier, Agusta, Aardgas uit Algerije, de Liefkenshoektunnel, Dolfijnschieten in de Golf, de Smeerpijp, het IWONL en ondanks dat alles ook nog dit doctoraat.

Herbert De Smet, 14 oktober 1993

Inhoudstabel

Inhoudstabel	3
Afkortingen en acroniemen	5
Symbolen	9
HOOFDSTUK 1 : Context en doelstellingen	13
1.1 Context	13
Vlakke beeldschermen en actieve-matrixadressering	13
Interconnectieproblematiek en geïntegreerde stuurschakelingen	19
1.2 Doelstellingen en werkplan	21
Inleiding	21
Algemene doelstellingen	22
Werkplan	23
Het op punt stellen van de technologie (zie hoofdstuk 2)	24
Het circuit-ontwerp (zie hoofdstuk 3)	24
Het ontwerp van de maskersets (zie hoofdstuk 5)	24
De “processing”	25
De evaluatie (zie hoofdstuk 6)	25
HOOFDSTUK 2 : Technologie-ontwerp	27
2.1 Inleiding	27
De bestaande technologie voor CTFT circuits	27
De standaard poly-CdSe actieve-matrixtechnologie.	30
Incompatibiliteit van de twee technologieën.	31
2.2 Voorgestelde nieuwe technologie	32
2.3 Problemen en oplossingen	33
2.4 Het V_T -probleem van Ge	36
2.5 De uiteindelijke technologie	39
2.6 De uiteindelijke TFT-karakteristieken	41
HOOFDSTUK 3 : Circuit-ontwerp	43
3.1 Inleiding	43
3.2 Literatuurstudie	43
Inleiding : klassen van drivers	43
Morin et al., 1981	45
Malmberg et al., 1986	47
Tizabi et al., 1986	47
De Rycke et al., 1988	49
Ohwada et al., 1988	51
Matsueda et al., 1989	51
Emoto et al., 1989	53

R. Stewart et al., 1990	54
Andere	55
Samenvattende tabel	55
Oplossing van de beeldafbuigingsproblemen bij scanners	56
Methodes voor het implementeren van grijswaarden	57
3.3 Gekozen schema in detail	60
3.4 Simulaties	63
Inleiding	63
Statische invertorkarakteristieken	64
Terminologie	64
Simulatiresultaten	65
Dynamische schuifregisters	67
Terminologie en criterium voor goede werking	67
Simulatiresultaten	68
Besluit	71
3.5 Andere toepassing : SSR voor bargraph-display	72
 HOOFDSTUK 4 : Een beter TFT-model voor simulaties.	 75
4.1 Inleiding	75
4.2 Statische stroomvergelijking	75
4.3 Dynamisch gedrag	78
4.4 Implementatie in simulatieprogramma.	80
4.5 Parameterextractie en overeenkomst met metingen	82
4.6 Besluit : voor- en nadelen van het model.	86
Voordelen	86
Nadelen	87
 HOOFDSTUK 5 : Maskerontwerp	 89
5.1 Inleiding	89
5.2 De gebruikte ontwerptools en realisatie van de maskers; toekomst van het maskerontwerp.	90
5.3 Gedetailleerde bespreking van de maskersets	92
Maskerset 1 : BOTCMP	92
Inleiding	92
Keuze van de maskers	92
Volgorde der voorziene processtappen.	93
Design-rules en positioneermethode	94
De modules	94
Maskerset 2 : BOUWSTENEN	96
Inleiding	96
Keuze van de maskers	97
Volgorde der voorziene processtappen	97
Design-rules en positioneermethode	99
De modules	99
Maskerset 3 : MASK64	103
Inleiding	103

Keuze van de maskers	103
Volgorde der voorziene processtappen	103
Design-rules en positioneermethode	103
De modules	104
Maskerset 4 : DOGMA	106
Inleiding	106
Keuze van de maskers	106
Volgorde der voorziene processtappen	107
Design-rules en positioneermethode	109
De modules	109
HOOFDSTUK 6 : Evaluatie	115
6.1 Inleiding	115
6.2 TFT's	116
6.3 Invertors	118
DC-karakteristieken van enkelvoudige invertors.	118
DC-karakteristieken cascades van invertors.	119
Ringoscillators	119
6.4 Analoge schakelaars	123
6.5 Statische schuifregisters	124
6.6 Dynamische schuifregisters	127
6.7 Sense-amplifiers en push-pull buffers	127
6.8 Actieve matrix (pixelmatrix)	129
Optisch	129
Foutdetectie	130
6.9 Geïntegreerde drivers	133
6.10 Yield-overwegingen	135
HOOFDSTUK 7 : Besluit	139
7.1 Overwonnen moeilijkheden en resterende uitdagingen	139
Wat heb ik gedaan ?	139
Wat kan er nog gedaan worden ?	140
7.2 De toekomst	140
Appendix A : Gedetailleerde beschrijving van het proces en de gebruikte procesap- paratuur	143
A.1 De substraten	143
Gebruikte substraten	143
Reinigen van de substraten	143
A.2 Patroondefinitie	143
A.3 Opdamping	144
Apparatuur	144
De halfgeleiderssandwiches	145
A.4 Sputteren	145
A.5 Etsen	146
A.6 Lift-off	146

A.7 Strippen	146
A.8 Bakken	146
Appendix B : Veralgemeend TFT-model	149
B.1 De statische stroomvergelijking	149
B.2 De terminale capaciteiten C_{GS} en C_{GD}	151
Appendix C : Gebruikte evaluatie-apparatuur en meetopstellingen	155
C.1 Algemeen	155
C.2 DC-karakteristieken TFT's	155
C.3 DC-Invertorkarakteristieken	156
C.4 Dynamische metingen	156
C.5 Optische controle	157
Microscop	157
Displaysturing	157
C.6 Foutendetectie in matrix.	158
Referenties	159

Afkortingen en acroniemen

In deze lijst worden alle in dit proefschrift gebruikte afkortingen en acroniemen verklaard. Twee uitzonderingen daarop zijn de namen van chemische elementen en verbindingen en de namen van modules in maskersets. Deze laatsten worden echter wel verklaard als zij ook op andere plaatsen in de tekst dan bij de beschrijvingen van maskersets vermeld worden.

AMD	Active Matrix Display.
AMLCD	Active Matrix Liquid Crystal Display.
BARCO	Belgian-American Radio Corporation.
BASIC	Beginner's All-purpose Symbolic Instruction Code. Vroeger een populaire programmeertaal voor 'beginners'. Omwille van deze vieze naam verkiezen tegenwoordig ook de beginners de talen C en PASCAL.
BHF	Buffered HF. Gebufferd waterstoffluoride. Etsmiddel van Al_2O_3 en SiO_2 . Samenstelling : 14.6 g NH_4Cl + 6.9 ml HF + 10 l H_2O .
CAD	Computer Aided Design.
CGA	Color Graphics Adaptor. PC-beeldschermkaart die een resolutie van 320 bij 200 in 4 kleuren en 640 bij 200 in 2 kleuren aankan.
CMOS	(-technologie) Complementaire MOSFET-technologie.
CNET	Centre National d'Etudes des Télécommunications.
CRT	Cathode Ray Tube. Kathodestraalbuis.
CTFT	(-technologie) Complementaire TFT-technologie.
DAC	Digital to Analogue Converter. Digitaal-naar-analoog-omzetter.
DC	Direct Current; gelijkstroom.
DI	(-water) gedesioniseerd water.
DOGMA	Drivers On Glass for Matrix Addressing. Naam van mijn vierde maskerset.
DPF	Disc Plotter Format; het door Disc (nu Barco Graphics) gebruikte plotterformaat.
DSR	Dynamisch Schuifregister.
EGA	Enhanced Graphics Adaptor. PC-beeldschermkaart die een resolutie van 640 bij 350 in 16 kleuren (uit 64) aankan.
EL	Elektroluminescent.
ELD	Elektroluminescent Display.
ELIS	(vakgroep voor) Elektronica en Informatiesystemen.
EXKO	Naam van een masker voor de externe contactvlakken.
FED	Field-emission Display.
FLCD	Ferroëlektrisch LCD.
FR	Fotoresist.
FWHM	Full Width at Half Maximum.
GPIB	General Purpose Interface Bus.
GRIED	Grafische Interactieve Editor.

HG	Halfgeleider.
HDTV	High Definition Television. In het Nederlands ook soms superscherpe televisie of SSTV genoemd.
HPGL	Hewlett-Packard Graphics Language. Taal met plottercommando's.
IBM	International Business Machines.
IC	Integrated Circuit.
INTER	Naam van een interconnectiemasker.
ISOL	Naam van een isolatiemasker.
ITO	Indium-Tin Oxide.
IWONL	Anagram van ONWIL.
LCD	Liquid Crystal Display.
LED	Light Emitting Diode.
LEM	Laboratorium voor Elektronica en Meettechniek. Voorloper van ELIS.
MFD	Microtips Fluorescent Display.
MIM	Metal/Insulator/Metal. Dit is een type van diode.
MOL	Formaat en file-extensie van de modules in een GRIED-maskerset.
MOMAL	Programma voor Modulaire Masker Layout.
MOSFET	Metal Oxide Semiconductor Field-Effect Transistor.
NEC	Nippon Electric Company.
NFWO	Nationaal Fonds voor Wetenschappelijk Onderzoek.
nMOS	(-technologie) n-type MOSFET-technologie.
ONWIL	Anagram van IWONL.
PC	Personal Computer. Voor de volledigheid.
PCB	Printed Circuit Board, ook wel printplaat genoemd.
PCVD	Plasma enhanced Chemical Vapour Deposition.
PDP	Plasma-Display.
PDLC	Polymer Dispersed Liquid Crystal.
PIN	P-type/Intrinsiek/N-type. Type van diode.
PLMD	Naam van een black polyimide-masker.
PNLC	Polymer Network Liquid Crystal.
RAM	Random Access Memory.
RGB	Rood, Groen, Blauw (of de Engelse vertaling hiervan).
RMS	Root Mean Square.
SD	Source/Drain (-masker).
SLB	Shift-Latch-Buffer.
SSFLCD	Surface-Stabilized FLCD.
SSR	Statisch Schuifregister.
STN	SuperTwisted Nematic.
TFCG	Thin-Film Components Group.
TFT	Thin-Film Transistor.
TIFF	Tag Image File Format. Een veel gebruikt file-formaat voor de opslag van bitmap-beeldinformatie (veelal ingescande beelden).
TIGER	Twodimensional Interactive Graphical Editor.
TN	Twisted Nematic.
TTL	Transistor-Transistor Logica. Wordt onder meer gekenmerkt door een aan-niveau van 5 V en een uit-niveau van 0 V.

TV	Televisie. Voor de volledigheid.
VFD	Vacuüm Fluorescent Display.
VGA	Video Graphics Array. PC-Beeldschermkaart die 640×480 pixels in 16 kleuren of 320×200 pixels in 256 kleuren aankan. Het kleurenpalet kan uit een grote verzameling van meer dan 200000 kleuren gekozen worden. Super-VGA kaarten kunnen met hogere resoluties en/of kleurenaantallen werken.

Symbolen

symbool	eenheid	
β	A/V^2	transconductantie van een TFT.
Δ	V	niveaueverschil van een schuifregister, parameter die gebruikt wordt om uit te maken of een schuifregister nog naar behoren werkt (zie p. 68).
ϵ_{ox}	-	relatieve permittiviteit van de isolator (oxide).
κ	-	exponent die in het nieuwe TFT-model het kwadraat van de klassieke MOSFET-formules vervangt (preterconductantie-exponent).
λ	V^{-1}	uitgangsconductantieparameter.
μ	m^2/Vs	mobiliteit.
$\mu(x)$	-	stapfunctie van x.
μ_n, μ_p	m^2/Vs	mobiliteit n-type resp. p-type TFT's.
ϕ, ϕ	-	stuursignalen van een analoge schakelaar, respectievelijk verbonden met de gate van de n-type en de p-type transistor.
$\phi_1 - \phi_5$	-	kloksignalen van een stuurschakeling.
τ_d	s	gemiddelde vertragingstijd van een invertor in een ringoscillator.
B	m	breedte (van een display).
B	A/V^κ	preterconductantie : vervangt in het nieuwe TFT-model de transconductantie β .
b_n	-	bit behorende bij het n-de subframe bij tijdsmultiplexing met gewogen subframes.
c	V	zie V_c .
c, \bar{c}	-	kloksignaal en geïnverteerd kloksignaal van een data-flipflop.
C_{GD}	F	drain/gate-capaciteit.
C_{GS}	F	source/gate-capaciteit.
C_{GSO}, C_{GDO}	F	overlapcapaciteit tussen source en gate respectievelijk tussen drain en gate.
C_i	F	gate-isolatorcapaciteit.
C_L	F	capacitieve last aan de uitgang van een schuifregister.
C_{pixel}	F	capacitieve last die één pixel (TFT plus crossover) vormt voor de gate-lijn driver.
C_s	F	storage-capaciteit (geheugencapaciteit).
ENG	-	parameter die aangeeft of de pixel-maskerset als eenheid 1 mil ($25.4 \mu m$) dan wel $25 \mu m$ heeft (ENG=1 resp. 0).
f	Hz	klokfrequentie van een schuifregister.
f_{frame}	Hz	beeldfrequentie.
G	-	gain of winstfactor van een invertor.
H	m	hoogte (van een display).
$h(x,c)$	-	hyperbolische functie die gebruikt wordt in het nieuwe TFT-model.
I_{DS}	A	source/drain-stroom.

I_{TFT}	A	zuivere TFT-stroom. Wanneer een TFT wordt gemodelleerd als een ideale TFT geshunteerd door een weerstand R_0 , dan is dit de stroom door de ideale TFT.
k	-	zie κ .
K	-	totaal aantal kolommen in een commutator.
L	m	kanaallengte.
L_n	m	kanaallengte van een n-type TFT.
L_p	m	kanaallengte van een p-type TFT.
L_D	m	inkorting van de effectieve kanaallengte als gevolg van indiffusie van de source- en draincontacten.
m	-	nummer van een (willekeurige) rij in een AMLCD, aantal rijen in een pixelmatrix.
M	-	aantal blokken in een commutator.
n	-	nummer van een (willekeurige) kolom in een AMLCD, nummer van subframe, aantal actieve pixels in bargraph-display, aantal kolommen in een pixelmatrix.
N	-	aantal kolommen per blok in een commutator, aantal subframes, aantal subpixels, aantal invertors in een ringoscillator, aantal toegelaten pixelfouten in een actieve matrix.
$P(i)$	-	kans dat een actieve matrix juist i pixelfouten bevat.
R_0	Ω	shuntweerstand van een TFT.
t	s	tijd.
T	-	transmissie.
T	s	oscillatieperiode van een ringoscillator.
t_{ox}	m	isolatordikte (oxidedikte).
t_r	V	zie V_T .
V	V	spanning.
$V(i)$	V	spanning in het knooppunt i van een netwerk.
V_0, V_1	V	spanningen die overeen komen met de stabiele werkingpunten van een invertor.
V_1	V	totale effectieve drempelspanningstoename; parameter overgenomen uit het doctoraat van Jan Vanfleteren.
V_c (ook c)	V	curvature voltage of krommingsspanning; parameter die van belang is bij het nieuwe TFT-model.
V_d	V	zie V_u, V_d .
V_{DS}	V	source/drain-spanning.
V_{GB}	V	bulk/gate-spanning.
V_{GD}	V	drain/gate-spanning.
V_{GG}	V	gatespanning van de belastings-TFT in een n-type invertor.
V_{GS}	V	source/gate-spanning.
V_{in}	V	ingangsspanning van een invertor.
V_k	V	kipspanning van een invertor.
V_{LL}	V	voedingsspanning van de vergrendelschakeling of latch (sense-amplifier).
V_n	V	select-spanning van het n-de subframe bij tijdsmultiplexing.
$V_{\text{nm},l}, V_{\text{nm},r}$	V	linker- en rechter ruismarge van een invertor.

V_{ns}	V	non-select-spanning.
V_{on}	V	aanschakelspanning van een ringoscillator.
V_{out}	V	uitgangsspanning van een inverter.
V_{REF}	V	referentiespanning voor een sense-amplifier.
V_s	V	select-spanning.
V_T	V	drempelspanning.
$V_{T,n}, V_{T,p}$	V	drempelspanning n-type resp. p-type TFT's.
V_u, V_d	V	(up, down) spanningen die van belang zijn bij een criterium om de werking van een schuifregister te verifiëren (zie p. 68).
V_{uit}	V	uitgangsspanning van een cascade invertors.
W	m	kanaalbreedte.
W_n	m	kanaalbreedte van een n-type TFT.
W_p	m	kanaalbreedte van een p-type TFT.
x	V	gereduceerde source-gatespanning = $V_{GS} - V_T$.
y	V	gereduceerde drain-gatespanning = $V_{GD} - V_T$.
Y_{AM}	-	yield van een volledig foutloze actieve matrix.
$Y_{AM}(N)$	-	yield van een actieve matrix waarin N pixelfouten toegelaten zijn.
Y_C	-	yieldfactor die alle invloeden van onderbrekingen en kortsluitingen in busbars samenvat (yield van een actieve matrix zonder lijnfouten maar met een willekeurig aantal pixelfouten).
Y_{CO}	-	crossover-yield (yield van niet-kortgesloten crossovers).
Y_D	-	yield van een foutloos drivercircuit.
Y_{col}	-	yield van kolommen zonder onderbrekingen.
Y_{row}	-	yield van rijen zonder onderbrekingen.
Y_{TFT}	-	TFT-yield.

HOOFDSTUK 1 : Context en doelstellingen

1.1 Context

1.1.1 Vlakke beeldschermen en actieve-matrixadressering

Sedert de uitvinding van de kathodestraalbuis of CRT (Cathode Ray Tube) door Ferdinand Braun in 1897 is het mogelijk geworden om bewegende beelden langs elektronische weg op te wekken. Als grootste en meest bekeken onderdeel van een televisietoestel is zij één van de belangrijkste voorwerpen uit het leven van de gemiddelde westerling geworden. De CRT, gebruikt als computerbeeldscherm, is intussen ook niet meer weg te denken uit onze kantoren.

De concurrentiestrijd tussen de verschillende fabrikanten stimuleert een voortdurend streven naar een betere kwaliteit en zorgt ervoor dat beeldschermen een steeds hogere resolutie krijgen. Na CGA (320×200) kwam bij de PC's EGA (640×350), gevolgd door VGA (640×480) en Super-VGA (800×600, 1024×768 of 1280×1024). Het rijtje gaat ongetwijfeld verder en het aantal pixels¹ lijkt steeds sneller toe te nemen. Ook bij de televisie bestaat deze trend en de High Definition Television (HDTV) die momenteel proefdraait telt zelfs 1250 beeldlijnen van 1440 pixels.

Bij zulke hoge spatiale resoluties wil men uiteraard ook een zo vlak mogelijke voorkant van de beeldbuis, om een hoekgetrouwe beeldweergave te bekomen.

Deze ontwikkelingen maken dat de beeldbuizen steeds groter, volumineuzer, zwaarder en relatief (ten opzichte van de totale systeemprijs) duurder worden. Dit terwijl wij als verwende consumenten liefst een TV in onze huiskamer zouden willen die we — om het met een cliché te zeggen — “als een bewegend schilderij” aan de muur kunnen hangen.

Een andere evolutie is het streven naar draagbare toestellen. Schootcomputers (Laptop-PC's) winnen terrein op de klassieke tafelcomputers (Desktop-PC's), mobiele telefoons doen hun intrede, oscilloscopen worden steeds vaker draagbaar uitgevoerd, en ga zo maar door. Vele van deze moderne toestellen hebben snelle grafische outputmogelijkheden nodig en vereisen dus een beeldscherm. CRT's zijn niet bruikbaar vanwege hun gewicht, afmetingen en energieverbruik.

Vlakke beeldschermen vormen het antwoord op al deze verlangens.

Reeds geruime tijd zijn er verschillende vlakke beeldscherm-technologieën naast elkaar in ontwikkeling, hetgeen eigenlijk betekent dat geen enkele van die technologieën ideaal is.

We laten de voornaamste alternatieven de revue passeren, vooraleer een meer gedetailleerde bespreking te geven van de technologie die momenteel het meest toekomstkansen

¹Amerikaans slang voor "picture elements." Dit zijn de elementaire, afzonderlijk aanstuurbare, entiteiten waaruit het actieve deel van een beeldscherm is opgebouwd.

heeft, namelijk de LCD-technologie en meer bepaald de actieve-matrix LCD (AMLCD) technologie.

- Elektroluminescente beeldschermen (ElectroLuminescent Displays of ELD's)[1]² worden gekenmerkt door een tamelijk eenvoudige technologie en een goede multiplexeerbaarheid (een eigenschap die van belang is bij passieve-matrixadressering; zie verder bij de LCD's). De zichtbaarheidshoek is vrijwel gelijk aan de maximum haalbare waarde 180°. Voor de aansturing zijn wel hoge spanningen (> 100 V) en dus dure aanstuur-IC's vereist. Verder is de lichtopbrengst van de EL-laag (veel) kleiner dan van de fosfors in een CRT en zijn op dit ogenblik enkel de gele, groene en oranje lagen voldoende efficiënt. Via een kleurfilter kan men van de oranje EL-lagen een rode laag maken, zij het met een nog lagere lichtopbrengst. Een bruikbare blauwe laag valt evenwel niet te verwachten in de nabije toekomst. Desondanks werden recent (kleine) volkleuren³-EL beeldschermen gedemonstreerd door Komatsu [2] en NEC [3] op Japan Display '92. Beide firma's gaan uit van een witte EL laag en gebruiken RGB kleurfilters voor het maken van de hoofdkleuren. Deze beeldschermen zijn nog niet echt bruikbaar doordat de lichtopbrengst veel te gering is.
- Vacuüm-fluorescente displays (VFD's) [4,5] worden tegenwoordig zeer veel gebruikt ter vervanging van lichtgevende diodes (LED's) als alfanumeriek beeldscherm op de bedieningspanelen van videorecorders en dergelijke. De ontwikkeling van volkleuren-VFD's met hoge resolutie bevindt zich echter nog in de aanvangsfase.
- Plasma-displays (PDP's) [6] zijn al redelijk ver ontwikkeld en bestaan in volkleuren-uitvoering. Ook hier is de zichtbaarheidshoek nagenoeg ideaal. Deze techniek blijkt vooral geschikt te zijn voor grote oppervlakten. Nadelen zijn het hoge energieverbruik en de hoge werkingsspanningen.
- Microtips Fluorescent Displays (MFD's) of Field-Emission Displays (FED's) [7] zijn de vlakke tegenhangers van de kathodestraalbuis en worden ook wel vlakke CRT's genoemd. Elektronen worden hier niet geëmitteerd door een gloeidraad, maar wel door een tweedimensionaal rooster van scherpe metalen kegeltjes (één per pixel), de zogenaamde microtips, die als koude kathodes dienstdoen. Deze elektronen worden geëmitteerd en versneld als gevolg van een sterk elektrisch veld tussen de kolom-busbars (met de microtips) en de geselecteerde rij-busbar, die zich op het kathode-substraat bevinden. Vervolgens worden zij in vacuüm verder

²Hoofdstuk 8

³Met volkleuren-beeldschermen worden beeldschermen bedoeld die, zoals de beeldbuis van een kleurentelevisie, een representatieve deelverzameling van de voor mensen zichtbare kleuren kunnen weergeven. Dit gebeurt meestal door additieve maar soms ook door subtractieve kleurenmenging van de drie hoofdkleuren : rood, groen en blauw (RGB) voor additieve menging; cyaan, magenta en geel (CMY) voor subtractieve menging.

versneld in de richting van de anode, die als een ITO-laag⁴ op het tegenglas, het kathode-substraat, is uitgevoerd. Vooraleer deze ITO-elektrode te bereiken, passeren zij een fosforlaag, die op die manier wordt geëxciteerd en navenant licht emitteert. Het aanstuurschema lijkt in feite zeer goed op dat van de EL-displays en van de passieve matrix-LCD's. MFD's zijn een tamelijk recente uitvinding en de technologie moet en kan waarschijnlijk ook nog veel verbeteren.

- Liquid Crystal Displays (LCD's) zijn bekend van de goedkope horloge- en rekenmachine-displays. TN-LCD's (TN = Twisted Nematic) worden gemaakt met een zeer eenvoudige technologie, zijn plat, licht, werken bij lage spanningen en verbruiken zeer weinig energie. Door hun niet-emissief, licht-modulerend karakter kunnen zij bovendien gebruikt worden als projectie-display. Voor een gedetailleerde beschrijving van de werking en eigenschappen van TN-LCD's verwijs ik naar [8]. Kort gezegd steunt de werking van een TN-LCD op de anisotropie in brekingsindex en diëlektrische constante van een vloeistof die bestaat uit langwerpige moleculen die preferentieel allemaal volgens dezelfde richting georiënteerd zijn (het zogenaamde vloeibaar kristal). In een display, dat bestaat uit twee parallelle glasplaten op ca. 8 μm van elkaar met daartussen het liquid crystal, wordt deze oriëntatie door oppervlakte-interactie met een aligeringslaag op de glasplaten bepaald. Zij kan echter door een elektrisch veld beïnvloed worden. Door het aanbrengen van polarisators aan voor- en achterkant van het beeldscherm wordt het dan mogelijk om het doorgelaten licht te moduleren met behulp van een elektrische spanning. Meestal gebeurt het activeren (zwart maken) van een pixel door het aanleggen van een elektrisch veld en het afschakelen (transparant maken) door mechanische relaxatie. Dit afschakelen gebeurt daardoor veel trager dan het activeren.

De meeste bestaande TN-LC-displays zijn beperkt tot zwart/wit-beelden. Door het gebruik van mozaïek-kleurfilters en drie dots⁵ per pixel kunnen evenwel full-colour beeldschermen bekomen worden. Passieve matrix-aansturing (multiplexing) zoals bij de ELD's is mogelijk tot resoluties van ongeveer 100 lijnen per aanstuurmatrix⁶ [9]. TN-LCD's hebben een kleine zichtbaarheidshoek, zeker wanneer zij via multiplexing worden aangestuurd, en zijn traag tijdens het afschakelen (schakeltijden van de orde van 30 ms). Desondanks bestaan er kleine TN-LCD kleuren-TV-toestelletjes met passieve matrix-adressering. Deze toestelletjes hebben in het beste geval slechts een kleine ruimtehoek waarbinnen het beeld van een min of meer aanvaardbare kwaliteit is.

⁴Indium-Tin Oxide. Een dunne film van dit materiaal fungeert als transparante geleider en wordt veel gebruikt in vlakke beeldschermen.

⁵een rood, een groen en een blauw. Dit zijn de drie primaire kleuren voor de additieve kleurenmenging.

⁶Deze beperking op de multiplexeerbaarheid komt tot uiting door overspraak tussen pixels van dezelfde kolom en staat bekend als de Alt&Pleshko-limiet [9]. In hoofdstuk 3 komen we hierop terug.

Gezien het grote succes van LCD's in eenvoudige toepassingen, worden de meeste inspanningen toegespitst op deze technologie. Er wordt sinds begin de jaren '80, vooral in Japan, massaal geïnvesteerd in technieken om hun bruikbaarheid uit te breiden tot full-colour beeldschermen met een hoge kwaliteit en een hoge definitie. Mede als gevolg daarvan is de LCD-technologie op dit moment de grootste kanshebber om het pleit om de vlakke beeldschermen te winnen.

Eén van de manieren om de multiplexeerbaarheid te verhogen bestaat in het gebruik van het zogenaamde supertwist- of STN-effect. Door hun steile transmissiecurve⁷ brengen STN-LCD's de Alt&Pleshko-limiet op ongeveer 200 lijnen. Ze worden momenteel veel gebruikt als beeldscherm in laptop-PC's. Zij vertonen wel nog het nadeel van de grote kijkhoekafhankelijkheid en mede als gevolg van de steile T(V)-curve laat de uniformiteit van de grijswaarden te wensen over. Ze zijn ook traag. De STN-technologie is bovendien al een stuk moeilijker dan de klassieke TN-technologie.

Ferroëlektrische LCD's (FLCD's) werken volgens een ander principe, dat steunt op de bistabiliteit van de oriëntatie van polaire LC-moleculen in de smectische C*-fase [10]. Deze bistabiliteit kan optreden wanneer het vloeibaar kristal zich tussen twee glasplaten met aligneringslaag bevindt. Men spreekt dan van een Surface Stabilized FLCD of SSFLCD. Doordat het schakelen tussen de twee toestanden in beide richtingen door elektrische velden wordt geïnduceerd, zijn deze displays veel sneller dan de TN-LCD's (schakeltijden van de orde van 100 μ s). Bovendien zijn ze als gevolg van de bistabiliteit vrijwel onbeperkt multiplexeerbaar. Het schakelen tussen de twee stabiele toestanden gebeurt immers onder de vorm van een hysteresislus, zodat geheugenwerking optreedt en overspraak tussen pixels van dezelfde kolom vermeden wordt. Tot nu toe zijn de FLCD's wel beperkt tot aan/uit-beelden (1 bit grijswaarden-informatie). Meer grijswaarden zijn in principe mogelijk door tijdsuïtmiddeling of door ruimtelijke uitmiddeling (halftoning of dithering). Aangezien deze methodes respectievelijk het aantal subframes en het aantal beeldlijnen doen toenemen, blijkt de intrinsieke lijntijd 100 μ s een beperkende factor te zijn. Meer recentelijk wordt daarom ook de mogelijkheid van partieel schakelen (ladingsgecontroleerd of spanningsgecontroleerd) onderzocht, hetgeen analoge grijswaarden zou opleveren [11,12]. Ladingsgecontroleerd schakelen vereist wel een actieve matrix (zie verder).

De technologie van de FLCD's is vrij moeilijk, vooral als gevolg van de kleine afstand tussen de glasplaten, die van de orde van 2 μ m is.

Ongetwijfeld de meest succesrijke maar technologische gezien veruit de moeilijkste methode om de tekortkomingen van de klassieke TN-LCD's het hoofd te bieden is de actieve-matrixadressering, bedacht door Peter Brody en Albrecht Fischer in 1972 en voor

⁷De transmissiecurve of T(V)-curve van een LC-cel stelt het verloop van de optische transmissie als functie van de aangelegde spanning voor.

het eerst gerealiseerd bij Westinghouse in 1973⁸ [13]. Door het incorporeren van een niet-lineair element, bijvoorbeeld een transistor, bij ieder pixel, wordt het mogelijk om de overspraak tussen verschillende pixels van dezelfde kolom tegen te gaan, zodat de Alt&Pleshko-limiet vervalt. De transmissiecurve van het vloeibaar kristalmateriaal moet daartoe niet steil zijn, zodat een groter scala aan materialen in aanmerking komt en het gemakkelijker wordt om een groot aantal grijswaarden te implementeren. De grotere vrijheid wat betreft materiaalkeuze laat ook toe om sneller reagerende displays te maken, bijvoorbeeld door gebruik te maken van “Polymer Dispersed Liquid Crystals” (PDLC). Deze laatste vereisen zelfs geen polarisators, zodat een factor 2 in helderheid kan gewonnen worden.

De resultaten zijn verbluffend, zeker in vergelijking met de hoger vermelde TN-LCD zak-TV-toestelletjes.

Hoe slaagt men erin om die transistors op het glas van het beeldscherm te krijgen en hoe werkt de actieve-matrixadressering precies?

Het fabriceren van transistors op een glazen substraat mag dan iets exotisch lijken, er is een tijd geweest dat het een veelbelovende methode was om aan elektronische circuitintegratie te doen. In de jaren '60 tot begin de jaren '70 was de dunne-filmtechnologie inderdaad een serieuze concurrent voor de zich ontwikkelende éénkristal Si-technologie. De dunne-filmtechnologie behelst het opdampen of sputteren van zeer dunne (orde van tientallen nanometer tot 1 μm) halfgeleider-, metaal- en isolatorfilmen op een glazen of keramisch substraat. D.m.v. fotolithografie⁹ kunnen patronen gevormd worden in deze filmen. 4 lagen (en maskers) volstaan in principe om een transistor te bekomen : het gate-metaal, een isolatorlaag, een halfgeleiderlaag en de source/drain-metallisatie. De resulterende dunne-filmtransistor of TFT (Thin Film Transistor) [14] is een veldeffect-transistor met geïsoleerde gate (MOSFET)¹⁰. De techniek is vrij eenvoudig en dus goedkoop. Doordat de substraten isolerend zijn — in tegenstelling met bijvoorbeeld een Si-wafer —, is circuit-integratie bovendien voor de hand liggend of “straightforward”. Het feit dat de opgedampte polykristallijne of amorfe halfgeleiders een aanzienlijk lagere ladingsdragersmobiliteit vertonen dan monokristallijn Si heeft uiteindelijk wel de dunne-filmtechnologie naar het achterplan verschoven. Tegenwoordig heeft ze nog belang bij het fabriceren van precisie-weerstand en in stijgende mate bij de realisatie van RAM-geheugens voor bepaalde toepassingen. Daarnaast ziet het er naar uit dat de dunne-filmtechnologie, als onderdeel van de toekomstige dominerende beeldschermtechnologie, terug enorm aan belang zal winnen gedurende het huidige decennium.

⁸Merk op dat dit gebeurd is nog voor de publicatie van het artikel van Alt&Pleshko. Strikt genomen is de actieve-matrixadressering dus niet ontstaan als een methode om aan de Alt&Pleshko-limiet te ontsnappen. Het was gewoon de meest voor de hand liggende en compromisloze manier van aansturen, die de nadelen van de minder exacte, maar technologisch gezien gemakkelijker te implementeren passieve-matrixadressering niet had.

⁹In de beginjaren van de TFT-technologie gebeurde de patroonvorming d.m.v. metalen schaduwmaskers tijdens het opdampen.

¹⁰Een belangrijk verschil met de bekende Si-MOSFETs is dat het geleidende kanaal hier niet bestaat uit een inversielaag, maar wel uit een aanrijkslaag. Om een n-kanaals-TFT te maken is dus een n-type halfgeleider nodig.

De werking van de actieve-matrixadressering is reeds vele malen uitvoerig uit de doeken gedaan in doctoraatsthesisen [15,16,8,17], zodat ik mij hier kan beperken tot een summier beschrijving.




Fig. 1 Principeschema van een actieve matrix met TFT's.

Bij de meeste actieve-matrixdisplays worden TFT's gebruikt als actief element¹¹. Zo een display (zie Fig. 1) is opgebouwd uit een aantal rijen en een aantal kolommen. Op het kruispunt van iedere rij met iedere kolom bevindt zich een TFT, waarvan de gate-elektrode verbonden is met de horizontale busbar en de source-elektrode met de verticale busbar. Als we dus alle rij-busbars op een voldoende lage spanning houden, dan zijn alle TFT's afgeknepen en blijft de lading op de pixel-elektrodes bewaard. Het inschrijven van een beeld gebeurt door één per één de rij-busbars op een hoge spanning te brengen, zodat alle TFT's van een rij in geleiding komen, en tegelijk de data-spanning voor alle pixels in die rij langs de kolombusbars aan te bieden. Aangezien altijd slechts één rij TFT's in geleiding is, treedt er geen overspraak op tussen verschillende pixels van dezelfde kolom. De haalbare beelddefinitie hangt daarom enkel af van de kwaliteit van het gebruikte fabricageprocédé en van de snelheid van de uitwendige stuelelektronica en de pixel-TFT's. Het eerste actieve-matrixbeeldscherm dat ooit gemaakt werd (in 1973) [13], was opgebouwd met cadmiumselenide (CdSe)-TFT's. CdSe is een II-VI halfgeleider die kan opgedampt worden met behoud van de stoichiometrie¹² [18,19]. De opgedampte film is polykristallijn en heeft een relatief zeer hoge effectieve elektronenmobiliteit. Mobiliteiten van meer dan 200 cm²/V·s worden regelmatig gerapporteerd, terwijl de éénkristalmobiliteit slechts 500 cm²/V·s bedraagt. De maximale procestemperatuur die nodig is om een goede poly-CdSe-TFT te bekomen is lager dan 350°C. CdSe komt enkel voor als n-type halfgeleider, doordat er interne compensatie optreedt. Iedere ingebrachte acceptor geeft namelijk aanleiding tot een Se-vacature, die op haar beurt als donor optreedt.

¹¹Soms worden ook diodes gebruikt (MIM, PIN). Deze 2-terminal devices geven aanleiding tot een eenvoudiger lithografisch proces, maar de uniformiteit van de grijswaarden hangt sterk af van de uniformiteit van de drempelspanningen van de diodes.

¹²Dit is niet triviaal, aangezien tijdens het opdampen CdSe dissocieert in Cd-atomen en Se₂-moleculen. Er bestaat een zogenaamd stoichiometrisch interval van de substraattemperatuur en de opdamfluxen van Cd en Se₂, waarbinnen een stoichiometrische film gevormd wordt.

De beschikbaarheid van een uitgebouwde Si-technologie, heeft echter het zwaartepunt van de industriële dunne-filmactiviteit verlegd naar de silicium-TFT's. Vrijwel alle geproduceerde actieve-matrixbeeldschermen worden vandaag de dag gemaakt met amorf silicium (a-Si). Deze halfgeleider heeft een zeer lage mobiliteit (ca. $1 \text{ cm}^2/\text{V}\cdot\text{s}$). De technologie is echter goedkoop, o.a. omwille van de lage procestemperaturen ($< 300^\circ\text{C}$) die, zoals bij CdSe, het gebruik van Corning 7059 glas of zelfs gewoon vensterglas (soda-lime glass) toelaten. Polykristallijn silicium (poly-Si) wint aan belang, omdat het een hogere mobiliteit vertoont ($30 \text{ à } 40 \text{ cm}^2/\text{V}\cdot\text{s}$ voor n-type poly-Si). De technologie is wel duur, doordat temperaturen van meer dan 600°C (en dus kwartsglas) en/of laser-rekristallisatie en gewoonlijk ook ionen-implantatie vereist zijn. Het nodig zijn van een ionen-implantatie beperkt ook de maximaal haalbare display-afmetingen tot de gangbare maximale afmetingen van een Si-wafer. Poly-Si kan zowel n-type als p-type gedoteerd worden.

Het feit dat CdSe een intrinsiek goedkope technologie koppelt met de hoogste ladingsdragersmobiliteit, heeft ervoor gezorgd dat de dunne-film-componentengroep van de vakgroep voor elektronica en informatiesystemen aan de R.U.G. deze halfgeleider als meest realistische kandidaat beschouwt om in de toekomstige generatie van AMLCD's gebruikt te worden. Het onderzoek op deze halfgeleider en de bijhorende nevenaspecten leverde al verscheidene doctoraten [20,15,16,17,18] en een honderdtal internationale publicaties op. Enkele nadelen van het gebruik van een actieve matrix zijn de toegenomen kostprijs als gevolg van het duurdere fabricageprocédé en de beperkte yield, het verlies van actieve oppervlakte doordat iedere TFT een deel van de pixeloppervlakte inneemt en het hogere energieverbruik.

1.1.2 Interconnectieproblematiek en geïntegreerde stuurschakelingen

De LCD's die gebruikt worden in horlogedisplays worden verbonden met de elektronische aansturing door middel van elastomeercontacten. Dit zijn buigzame staafjes, opgebouwd uit een groot aantal geleidende lamellen die loodrecht op de lengteas staan en die van




Fig. 2 Interconnectie d.m.v. een elastomeerstrip.

elkaar gescheiden zijn door niet-geleidende, flexibele lamellen. Deze elastomeren worden tussen het beeldscherm en het aanstuur-PCB aangebracht (zie Fig. 2), zodanig dat de

lamellen contact maken op de ITO-baantjes van het beeldscherm en op de vertinde baantjes van het PCB. Doordat er geen geleiding optreedt in de lengterichting van de elastomeren, ontstaat er geen kortsluiting tussen naburige baantjes.

Elastomeren vormen een goedkope oplossing voor displays met een klein aantal contacten (< 100) en een grote pitch (> 0.25 mm); ze worden zeer onbetrouwbaar voor grote aantallen contacten (≥ 1000) met een kleine pitch (< 0.25 mm). Bovendien zijn ze gekenmerkt door vrij grote serie- en contactweerstand (soms van de orde van $10\text{ k}\Omega$ voor een baantje van 0.25 mm breed) en is het sowieso moeilijk om alle contacten tegelijk goed te krijgen.

Andere mogelijke methoden voor de interconnectie zijn het gebruik van anisotrope geleiders en/of flexibele prints. Deze methoden kampen ook met het probleem van de betrouwbaarheid wanneer een groot aantal verbindingen moet gerealiseerd worden.

De “chip on glass”-techniek bestaat erin de aanstuur-IC('s) op het glas te kleven en via een bond-techniek met het display te contacteren. Deze methode heeft geen last van contactweerstand en alle verbindingen zijn onmiddellijk goed. Wel zijn er ernstige problemen met de verschillende thermische uitzettingscoëfficiënten van glas en silicium. Daardoor is ook bij deze techniek de betrouwbaarheid een probleem.

Een meer aantrekkelijke oplossing is die van de geïntegreerde stuurschakelingen. Gebruik makend van TFT's is het immers mogelijk om niet enkel een actieve matrix maar ook (een deel van) de stuurcircuits op het glas te implementeren. Wanneer de serieel naar parallel omzetting op het glas kan gerealiseerd worden, dan betekent dit immers een grote reductie van het vereiste aantal externe contacten. Daardoor wordt het interconnecteren van het beeldscherm met de perifere elektronica veel eenvoudiger, betrouwbaarder en goedkoper. Aangezien stuurschakeling en matrix in principe tegelijkertijd kunnen gemaakt worden, hoeft een matrix met geïntegreerde sturing niet duurder te zijn dan enkel een actieve matrix. Er zijn echter beperkingen : zo is de dunne-filmtechnologie vooralsnog enkel in staat om eenvoudige digitale circuits en schakelaars te realiseren. Operationele versterkers bijvoorbeeld zijn, meer nog dan in de klassieke MOSFET-technologie, uiterst moeilijk te realiseren omdat ze zeer gevoelig zijn voor drift en spreiding van de drempelspanningen van de TFT's. Bovendien komen enkel halfgeleiders met een voldoende hoge mobiliteit in aanmerking. Amorf silicium heeft een veel te lage mobiliteit om met succes gebruikt te worden in snelle schuifregisters, zodat enkel poly-Si en poly-CdSe overblijven. De beperking tot digitale circuits maakt het behandelen van beelden met grijswaarden soms moeilijk en veelal is er een uitwendige voorbehandeling van de beeldinformatie vereist.

Naar analogie met CMOS wordt tegenwoordig zoveel mogelijk gebruik gemaakt van een complementaire dunne-filmtechnologie (CTFT), en dit omwille van de gekende voordelen van complementaire circuits :

- De invertors hebben een *kleinere ingangscapaciteit*, zodat **grotere klokfrequenties** toegelaten zijn en de **dynamische vermogendissipatie** kleiner is.
- De invertorkarakteristieken vertonen *grotere en vrijwel symmetrische ruismarges*, zodat meer parameterongevoelige en dus **betrouwbaardere circuits** ontstaan met **een groter voedingsspanningsbereik**.
- Het feit dat *in rust* steeds *één van de transistors* in iedere inverter *afgeknepen* staat, zorgt voor een **veel kleinere statische vermogendissipatie**.

Bij poly-Si was de ontwikkeling van een complementaire technologie nogal rechttoerechtaan, omdat dezelfde halfgeleider zowel n-type als p-type kan gemaakt worden door te doteren¹³. Zoals we reeds gezien hebben, is poly-CdSe daarentegen altijd een n-type halfgeleider en is het dus niet mogelijk om er een p-kanaals TFT mee te maken. Het voordeel van een goedkope technologie gecombineerd met een heel hoge mobiliteit zorgen er echter voor dat het de moeite loont om naar alternatieven voor p-type CdSe-TFT's te zoeken.

In hoofdstuk 3 (Circuit-ontwerp) zal een extensief overzicht gegeven worden van de realisaties op het gebied van de geïntegreerde sturingen voor zover deze terug te vinden zijn in de literatuur.

De enige commerciële toepassingen van geïntegreerde stuurschakelingen waar ik op dit moment (november 1992) weet van heb, zijn de Minigraphics displays van Westinghouse uit 1986 (poly-CdSe) en meer recent de projectie-TV's van Seiko-Epson (CTFT poly-Si).

In ons laboratorium is het onderzoek i.v.m. geïntegreerde stuelelektronica begonnen omstreeks 1982. Nadat Jan Vanfleteren in het kader van een ONWIL-beurs de eerste digitale schakelingen had gemaakt [15], heeft Igor De Rycke, eveneens in het kader van een ONWIL-beurs, voor het eerst complete n-type stuurschakelingen ontworpen en gerealiseerd met poly-CdSe.

Steunend op een vondst van Fischer [21] heeft Jan Doutreloigne dan, als NFWO-aspirant, een p-type TFT ontwikkeld met germanium als halfgeleider. De technologie daarvoor was verenigbaar met de bestaande technologie voor de n-type stuurcircuits en Doutreloigne is erin geslaagd om de eerste complementaire circuits te maken met CdSe en Ge-TFT's.

Mijn bijdrage tot dit onderzoek, welke het onderwerp uitmaakt van dit proefschrift, behelst het ontwerp van een nieuwe technologie voor complementaire circuits, compatibel met de bestaande pixelmatrix-technologie, en het aantonen van de realiseerbaarheid van poly-CdSe actieve-matrixbeeldschermen met geïntegreerde stuurschakelingen.

1.2 Doelstellingen en werkplan

1.2.1 Inleiding

Een langdurig project, of dit nu commercieel, industrieel, artistiek of wetenschappelijk van aard is, vergt een zekere vorm van planning wil men binnen een aanvaardbare termijn tot resultaten komen. Het opstellen van zo een planning is uiteraard moeilijker naarmate het terrein waarop de werkzaamheden zullen plaatsvinden minder bekend is. Het wordt helemaal moeilijk als er op voorhand geen zekerheid bestaat over de resultaten die kunnen bereikt worden. Aangezien een wetenschapper strikt genomen tracht de grenzen van het bekende te verleggen en nieuwe resultaten te boeken, is het plannen van een doctoraat altijd een ietwat avontuurlijke onderneming.

¹³Wel zijn er soms problemen als gevolg van de te lage mobiliteit en de te negatieve drempelspanning van de p-type poly-Si TFT's.

In deze tijd van technologische verwenning en algemene over-informatie beleeft de wetenschappelijke nieuwsgierigheid een dieptepunt. Er groeien maatschappelijke twijfels betreffende de wenselijkheid van en vooral de prijs die men voor wetenschappelijk onderzoek wil betalen. Het wordt steeds moeilijker om overheidsgeld los te maken voor onderzoeksprojecten die geen onmiddellijk maatschappelijk of industrieel nut schijnen te hebben. Overheidsinstellingen die doctoraten en andere wetenschappelijke projecten financieren zijn al lang niet meer tevreden met getalenteerde onderzoekers; de project-indieners moeten ook het nut en de haalbaarheid van hun onderwerp aantonen en een zo gedetailleerd mogelijke planning opstellen. In feite komt het erop neer dat de resultaten en de manier waarop ze zullen bereikt worden, op voorhand moeten bekend zijn. Met andere woorden, er is hier geen sprake van onderzoek, maar wel van ontwikkeling. Deze twee begrippen worden dikwijls in één adem genoemd en het verwondert ons niet dat de oprichters van overheidsinstellingen, wier interesses en ambities al te vaak vooral op het politieke vlak liggen en niets te maken hebben met de taak van de instelling, het verschil tussen O&O niet eens merken. Evenwel wordt er voor het evalueren van de ingediende projecten meestal een beroep gedaan op mensen met wetenschappelijke ervaring, die heel goed weten hoe moeilijk het is om het directe “nut” en de “haalbaarheid” aan te tonen van iets waarvan men de resultaten enkel maar kan raden. Daardoor blijft de deur op een kier staan voor interessante ideeën zonder garantie van succes. De meeste doctoraten in de toegepaste wetenschappen, waaronder het mijne, leunen desondanks dichterbij de tweede O dan bij de eerste. Bij het IWONL is dat namelijk een voorwaarde om een decent loon te krijgen. Eén en ander betekent dat ik vanaf het eerste jaar van dit doctoraatsproject gewend was om met doelstellingen, werkplannen en tijdslijnen te werken. Veel speelruimte voor het uittesten van nieuwe ideeën was er dus nooit bij. Tot mijn verwondering ben ik er achteraf gezien wel nog vrij goed in geslaagd om de initiële planning te respecteren, zij het met een vertraging van 1 jaar op een totaal van 5. Dit kon uiteraard slechts gebeuren ten koste van het onuitgewerkt laten van enkele veelbelovende alternatieven.

In de rest van dit hoofdstuk bespreek ik de doelstellingen en het werkplan van mijn doctoraat, ongeveer zoals die zijn voorgesteld in mijn eerste mandaatsaanvraag bij het IWONL.

1.2.2 Algemene doelstellingen

Het uiteindelijke streefdoel van mijn doctoraatswerk is het aantonen van de haalbaarheid van een actieve-matrixbeeldscherm met geïntegreerde aanstuurschakelingen. Het originele van dit onderzoek is dat hierbij geen gebruik wordt gemaakt van poly-Si als halfgeleidermateriaal, maar wel van cadmiumselenide en germanium. Gezien de hoge effectieve ladingsdragersmobiliteit in poly-CdSe filmen en de mogelijkheid om met poly-Ge p-type TFT's te maken, plus de lage procestemperaturen die daartoe vereist zijn, betreft het hier een interessant project, dat uitzicht biedt op een waardevol alternatief voor de succesvolle, maar dure, complementaire poly-Si technologie.

Het einddoel kan slechts bereikt worden wanneer eerst een aantal subtaken vervuld worden. Zo is het nodig om de bestaande topgate-technologie voor het maken van complementaire poly-Ge/poly-CdSe circuits, zoals die door Jan Doutreloigne werd

geconstrueerd, te converteren naar een bottomgate-technologie die verenigbaar is met de technologie waarmee de poly-CdSe actieve-matrixbeeldschermen gemaakt worden. Verder moeten de prestaties van de circuits in die nieuwe technologie geoptimaliseerd worden. Dit kan gebeuren door het variëren van procesparameters die een invloed uitoefenen op de componentkarakteristieken. Anderzijds is het ook mogelijk om het circuitontwerp af te stemmen op de uiteindelijk behaalde componentkarakteristieken.

De eigenschappen die de prestaties van de circuits bepalen zijn onder meer :

- de vertragingstijden van elementaire digitale bouwstenen, in het bijzonder invertors. Deze bepalen namelijk de maximaal haalbare klokfrequentie van de schuifregisters. Dit is vooral van belang voor de schuifregisters in een kolomstuurcircuit, omdat die synchroon met de snelle datafrequentie moeten geklokt worden.
- de ruismarges van de invertors. Deze bepalen in grote mate de betrouwbaarheid van het totale circuit. Wanneer de invertors grote ruismarges hebben, heeft een kleine variatie van een der componentkarakteristieken vrijwel geen invloed op de goede werking van het circuit. Niet-uniformiteit over het substraat, veroudering of drift van de componentkarakteristieken worden zo voor een groot deel opgevangen.
- het voedingsspanningsbereik waarbinnen de circuits functioneren.

Bij deze optimalisaties is het van belang het proces niet te veel te compliceren, zodat de yield niet te laag wordt. Het is in dat verband trouwens nuttig om eens een kritische blik te werpen op het yield-probleem.

Een laatste eigenschap die van belang kan zijn voor de circuits is de capabiliteit om hoge spanningen te behandelen. Spanningen boven de 20 V worden immers meer en meer gebruikt in allerlei types van vlakke beeldschermen. En dan denk ik niet alleen aan elektroluminescente beeldschermen, plasma-beeldschermen en vlakke CRT's, maar ook aan guest-host LCD's en liquid crystal displays met polymeer-gebaseerde vloeibare kristalmaterialen, zoals de polymer dispersed en polymer network liquid crystal displays (PDLC resp. PNLC).

Het spreekt vanzelf dat sommige doelstellingen tegenstrijdig zijn en dat er dus compromissen zullen moeten gesloten worden.

1.2.3 Werkplan

In mijn werkplan zijn 5 verschillende delen te onderscheiden, die ik hierna zal bespreken. In grote lijnen komt de volgorde van bespreken overeen met de volgorde van uitvoering, maar aangezien sommige subtaken uit de verschillende delen met elkaar verweven zijn en dus tegelijk werden uitgevoerd, is deze overeenkomst niet absoluut.

1.2.3.1 Het op punt stellen van de technologie (zie hoofdstuk 2)

Een complementaire dunne-filmtechnologie met p-type germanium-TFT's en n-type cadmiumselenide-TFT's werd al geconstrueerd door Jan Doutreloigne in het kader van zijn doctoraat. Desondanks is het nodig dit werk gedeeltelijk over te doen aangezien de technologie van Jan een zogenaamde topgate-technologie is, terwijl de actieve matrices die we wensen aan te sturen onvermijdelijk een bottomgate structuur moeten hebben, om redenen die we in hoofdstuk 2 zullen zien. Vermits we de stuurschakelingen en de actieve matrices uiteraard gelijktijdig willen produceren, is het nodig dat beide technologieën compatibel zijn. We moeten m.a.w. een complementaire bottomgate dunne-filmtechnologie construeren. De bottomgate CdSe-technologie bestaat reeds (dat is namelijk juist onze actieve-matrixtechnologie), zodat de opdracht zich beperkt tot het ontwerp van een bottomgate Ge-TFT die proces-compatibel is met de CdSe actieve-matrixtechnologie. Bovendien moet deze bruikbare karakteristieken vertonen, die op een reproduceerbare manier verkregen worden. Eén en ander betekent dat de optimalisatie van de procesparameters, zoals het niveau van de koperdoting in het germanium en de rekristallisatietemperatuur en -duur opnieuw moeten bekeken worden. Het zal zelfs blijken dat een nieuwe fijn tuning van deze procesparameters niet voldoende is om dezelfde transistorkarakteristieken te bekomen als in de topgate-technologie.

1.2.3.2 Het circuit-ontwerp (zie hoofdstuk 3)

Gewapend met de kennis van de transistorkarakteristieken kunnen we dan het ontwerp van de uiteindelijke circuits aanvangen. In de literatuur werden al verscheidene schema's voorgesteld voor het aansturen van AMLCD's, elk met hun eigen voordelen en tekortkomingen. We zullen de verschillende mogelijkheden bestuderen alvorens te beslissen welk schema of combinatie van schema's we gaan implementeren.

Doorslaggevend bij een goede keuze van het schema en van de manier van implementeren is een goed inzicht in het gedrag van onze componenten in de elementaire bouwstenen van de circuits. Ik denk hierbij aan invertors, vergrendelschakelingen, buffers, schakelaars enzovoort. De meeste aanstuurschema's maken gebruik van één of meerdere van deze bouwstenen en het loont dus de moeite om deze vooraf te karakteriseren. Dit kan gebeuren door ze effectief te maken en er vervolgens metingen op te verrichten, of ook door ze te simuleren, uitgaande van de bekende transistorkarakteristieken en met behulp van een degelijk simulatieprogramma. Wij zullen beide methodes combineren.

De moeilijkheden die optreden bij het bepalen van de MOSFET modelparameters uit de gemeten transistorkarakteristieken hebben mij ertoe gebracht een nieuw TFT-model te construeren, dat in hoofdstuk 4 zal besproken worden.

1.2.3.3 Het ontwerp van de maskersets (zie hoofdstuk 5)

Het optimaliseren van de germanium-TFT's, het bestuderen van de elementaire bouwstenen en de realisatie van de uiteindelijke actieve matrix met geïntegreerde stuurschakeling

zijn drie verschillende stadia die elk hun eigen verzameling lithografische maskers vereisen. Er moeten daarom drie sets maskers ontworpen worden.

De dunne-filmtechnologie wijkt voldoende af van de ingeburgerde Si-technologie opdat het enorme arsenaal aan CAD-gereedschap dat bestaat voor deze laatste grotendeels onbruikbaar zou zijn voor onze toepassingen. We kunnen uiteraard ook geen gebruik maken van een grote bibliotheek standaardmodules, aangezien we de basismodules zelf willen ontwerpen op laag niveau.

Ook de krachtige mogelijkheden van de moderne ontwerpsoftware, zoals automatische “design-rule checking” en circuitextractie met koppeling aan simulatie-software zijn niet of slechts gedeeltelijk bruikbaar voor TFT-circuits. Dit zorgt ervoor dat het ontwikkelen van een maskerset een zeer grote hoeveelheid “domme” en relatief risicoloze, maar daarom niet minder lastige geestelijke arbeid inhoudt, zonder veel verrassingen. Ideaal dus voor het IWONL. Als een nevenproduct van de laatste maskerset zal bovendien een nieuwe maskerset gemaakt worden voor de fabricage van kleine AMLCD’s voor demonstratiedoel-einden.

1.2.3.4 De “processing”

Na het ontwerp van iedere maskerset zal een aantal “runs” uitgevoerd worden, eventueel met verschillende procesparameters. Hoewel de “processing” misschien wel het grootste deel van het werk inhoudt, valt er verder niet veel over te zeggen. Een beschrijving van de voornaamste processtappen in de uiteindelijke technologie wordt gegeven in hoofdstuk 2.

1.2.3.5 De evaluatie (zie hoofdstuk 6)

De resulterende componenten en circuits zullen telkens geëvalueerd worden om feedback te hebben bij het optimaliseren van de technologie en bij het ontwerp van de stuurcircuits. Afhankelijk van de maskerset gaat het om losse TFT’s, analoge schakelaars, invertors, cascades van invertors, ringoscillators, dynamische schuifregisters, statische schuifregisters, push-pull buffers, vergrendelschakelingen, volledige stuurcircuits of een actieve matrix. De meetresultaten worden waar mogelijk vergeleken met simulatieresultaten en/of dienen als input daarvoor. De prestaties van de bouwstenen worden vergeleken met de resultaten die andere groepen bekend maken in de literatuur en met de resultaten van Igor De Rycke en Jan Doutreloigne. Uitgaande van de totale verzameling meetresultaten kan een rudimentaire yieldstudie gemaakt worden.

HOOFDSTUK 2 : Technologie-ontwerp

2.1 Inleiding

Voor de realisatie van een matrix met geïntegreerde drivers was het om compatibiliteitsredenen nodig een nieuwe technologie te ontwerpen. De technologie die gebruikt werd door Jan Doutreloigne en die werd afgeleid van die van Igor De Rycke, kon niet zonder meer worden overgenomen. Om dit te illustreren bespreek ik eerst de bestaande technologie van Jan Doutreloigne, vervolgens de actieve-matrixtechnologie en daarna de incompatibiliteiten die mij hebben genoodzaakt een nieuwe technologie te ontwikkelen.

2.1.1 De bestaande technologie voor CTFT circuits

Jan Doutreloigne heeft in de eerste fase van zijn doctoraatsonderzoek, met name het ontwerp van een geschikte p-type germanium-TFT, gebruik gemaakt van de maskerset van




Fig. 3 Samenvatting van de voornaamste processtappen in de bestaande CTFT-technologie.

Igor De Rycke. Deze maskerset was ontworpen in functie van een topgate-technologie. Het voordeel van zo een technologie en de reden waarom Igor voor deze technologie heeft gekozen is dat alle procesruns beginnen met het opdampen van een uniforme halfgeleiderlaag¹⁴. Zo wordt het mogelijk om eerst een groot aantal halfgeleiderdeposities uit te voeren met verschillende opdampparameters, de resulterende substraten aan verschillende bakbehandelingen te onderwerpen en zo als het ware een bibliotheek van halfgeleidergecoate substraten aan te leggen. Uit die bibliotheek kan men vervolgens enkele substraten selecteren en deze gezamenlijk verder afwerken tot testtransistors en -schakelingen. De onderlinge verschillen tussen de verschillende substraten zijn dan enkel te wijten aan de verschillende halfgeleiderparameters, aangezien de rest van het proces voor alle substraten identiek is. Deze werkwijze is dus bij uitstek geschikt voor het optimaliseren van de halfgeleiderparameters. Doordat de halfgeleiderlaag de eerste laag is, kan men bovendien op ieder ogenblik besluiten om een nieuwe (topgate-) maskerset te ontwerpen en substraten uit een goede opdamp-serie verder af te werken met deze nieuwe maskerset. Hoewel deze methode misschien niet helemaal orthodox is, levert ze wel de kortste weg op naar een werkende demonstratie. Hoedanook hebben zowel Igor als Jan om pragmatische redenen met deze technologie gewerkt bij het op punt stellen van de CdSe:In-TFT respectievelijk de Ge:Cu-TFT voor stuurschakelingen. Ook de eerste complementaire circuits werden door Jan gemaakt in de topgate-technologie. De processtappen van deze technologie worden in Fig. 3 kort samengevat¹⁵ :

- 1 Opdampen van de eerste halfgeleider-sandwich : $\text{Al}_2\text{O}_3/\text{Ge:Cu}/\text{Al}_2\text{O}_3$ + patroondefinitie halfgeleider-eilandjes d.m.v. nat etsen van het bovenste Al_2O_3 en het germanium. Rekristallisatiebehandeling.
- 2 Opdampen van de tweede halfgeleider-sandwich : $\text{Al}_2\text{O}_3/\text{CdSe:In}/\text{Al}_2\text{O}_3$ + patroondefinitie halfgeleider-eilandjes d.m.v. lift-off.
- 3 Gecombineerde ets/lift-off stap voor de vorming van de ohmse Ti-contacten (opgedampt) op Ge.
- 4 Gecombineerde ets/lift-off stap voor de vorming van de ohmse InAu-contacten (opgedampt) op CdSe.
- 5 Lift-off van de gate-isolator (opgedampt Al_2O_3).
- 6 Lift-off van de crossover-isolator (opgedampt Al_2O_3).
- 7 Opdampen Cu hulpmasker + patroondefinitie door lift-off (niet zichtbaar op de figuur).

¹⁴Deze wordt in ons geval als een sandwich uitgevoerd; zie verder

¹⁵Meer uitleg is uiteraard te vinden in het proefschrift van Jan Doutreloigne.

- 8 Patroondefinitie van de interconnectielaag (een opgedampte Ti-film) door een ingewikkelde fotolithografische kunstgreep : eerst een zelf-alignerende belichting langs achteren waarbij de unie van het bestaande source/drain-patroon en het koperen hulpmasker als masker fungeert, gevolgd door een belichting langs voren doorheen een herstelmasker. Met het resulterende fotoresistpatroon wordt dan een lift-off uitgevoerd van de Ti-film. Daarna wordt het Cu hulpmasker terug weggeetst.
- 9 Annealing van de contacten.

De meest ingewikkelde stappen 7 en 8 worden uitvoeriger uitgelegd in zowel Igors als Jans doctoraat.

Belangrijk om te onthouden is het feit dat de halfgeleider, in het bijzonder cadmiumselenide, langs de kant van het glas niet afgeschermd is tegen invallend licht.




Fig. 4 Samenvatting van de voornaamste processtappen in de poly-CdSe actieve-matrixtechnologie zoals die eruit zag bij de aanvang van mijn doctoraat.

2.1.2 De standaard poly-CdSe actieve-matrixtechnologie.

Fig. 4 vat de voornaamste processtappen samen van de standaard pixeltechnologie zoals die eruit zag op het ogenblik dat ik met mijn werkzaamheden ben begonnen :

- 1 Sputteren ITO-laag + patroondefinitie pixel-elektrodes door nat etsen.
- 2 Opdampen Al-laag + definitie gate-patroon door nat etsen.
- 3 Patroondefinitie Gate-isolator + opdampen Al_2O_3 /mullite/ Al_2O_3 en lift-off.
- 4 Opdampen van de halfgeleider-sandwich : $\text{Al}_2\text{O}_3/\text{CdSe:In}/\text{Al}_2\text{O}_3$ + patroondefinitie door lift-off.
- 5 Zelf-alignerende patroondefinitie + etsen Al_2O_3 en lift-off InAu SD-materiaal.
- 6 Definitie van de contouren van het SD-patroon + nat etsen.
- 7 Patroondefinitie tweede isolator + opdampen mullite en lift-off.
- 8 Definitie interconnectiepatroon/tweede gate + opdampen Ti en lift-off.
- 9 Patroondefinitie passivatie + opdampen Al_2O_3 en lift-off.
- 10 Patroondefinitie externe contacten + sputteren TiW/Au en lift-off.

Op het ogenblik dat ik dit neerschrijf zijn verscheidene stappen in dit proces gewijzigd. Zo wordt de gate-isolator nu gemaakt door PCVD van een SiO_2 -laag gevolgd door nat etsen in BHF; ook sommige andere lift-off-stappen werden vervangen door etsstappen; Het opgedampt Al als gate-materiaal werd vervangen worden door gesputterd TiW. In deze beschrijving wordt echter alleen rekening gehouden met de situatie bij de aanvang van mijn doctoraatswerkzaamheden.)

De reden waarom bij de pixel-technologie voor een bottomgate structuur werd gekozen is dat het halfgeleiderkanaal langs beide kanten moet worden afgeschermd van invallend licht. Dit is nodig omdat de uitstroom van de CdSe-TFT's anders toeneemt als gevolg van het fotogeleidend effect in CdSe. Het is essentieel dat er een bottomgate is aangezien dit de enige goede methode is om de onderkant van het halfgeleiderkanaal af te schermen. Een zwarte polyimidelaag langs de andere kant van het displayglas zou als gevolg van parallax geen effect hebben. Een zwarte polyimidelaag onder de transistor, maar op dezelfde kant van het displayglas, is in principe mogelijk, maar zou tot grote problemen leiden tijdens de thermische behandelingen van meer dan 300°C die deel uitmaken van het proces. De topgate zou, wat de afschermdende werking betreft, eventueel wel kunnen vervangen worden door een zwarte polyimidelaag bovenop de afgewerkte actieve matrix of desgevallend op het tegenglas met de kleurfilters (de afstand tussen de twee glasplaten

waaruit het beeldscherm is opgebouwd is typisch van de orde van 10 μm , hetgeen geen aanleiding geeft tot parallax).

Het is gelukkig voldoende dat een deel van het kanaal volledig is afgeschermd van het licht opdat de uitstroom voldoende laag zou blijven. Het afgeschermd deel vormt dan immers een veel grotere weerstand in serie met de fotogeïeleider. Dit laat ons toe om zelf-alignering te combineren met een efficiënte onderdrukking van de fotogeïeleiding door de source en drain zelf-gealigneerd met de onderste gate te maken en van de bovenste gate (die onmogelijk nog zelf-gealigneerd kan zijn met source en drain) een partiële gate te maken. Deze tweede gate, die in ons geval twee derden van het kanaal bedekt, doet bovendien de transconductantie van de TFT's met ongeveer 50 % toenemen en verbetert zelfs de uitstroom in het donker nog een klein beetje, zodat de aan/uit-verhouding met ongeveer een factor twee toeneemt (in vergelijking met een enkelvoudige bottomgate TFT in het donker).

2.1.3 Incompatibiliteit van de twee technologieën.

Het is zo goed als onmogelijk om met slechts 1 halfgeleideropdamping zowel topgate als bottomgate CdSe-TFT's te maken op hetzelfde substraat. Zodra de source- en drainvensters van de bottomgate TFT's worden opengeëtst, zou immers ook de bovenste Al_2O_3 van de andere halfgeleidereilandjes, bestemd voor de topgate TFT's, worden weggeëtst. Dit heeft twee belangrijke gevolgen. Ten eerste zou daardoor de halfgeleider op deze plaatsen gedurende meerdere processtappen onbedekt zijn en aldus blootstaan aan allerlei invloeden. Bij de eerste experimenten met lithografie in de CdSe dunne-filmtechnologie was dat ook zo en de resultaten waren als gevolg daarvan tamelijk onvoorspelbaar. Na het invoeren van de "halfgeleider-sandwiches" ($\text{Al}_2\text{O}_3/\text{CdSe}/\text{Al}_2\text{O}_3$) werd de CdSe-TFT veel reproduceerbaarder. Ten tweede komt het source/drain-materiaal van de bottomgate TFT's op alle halfgeleidereilandjes terecht, dus ook deze bestemd voor de topgate-TFT's. Het etsmiddel om het source/drain-materiaal weg te etsen¹⁶ etst echter ook CdSe weg, zodat het niet mogelijk is om het source/drain-materiaal selectief ten opzichte van de dunne halfgeleiderlaag weg te etsen. Het is m.a.w. niet mogelijk om nog een transistor te bekomen. Door gebruik te maken van een tijdelijk hulpmasker (zoals in de enkelvoudige topgate-technologie van Doutrelouigne en De Rycke), kan eventueel wel een techniek uitgedacht worden om te voorkomen dat de eerste zelf-alignerende stap (source/drain ten opzichte van de bottomgate) de toekomstige topgate TFT's onbruikbaar maakt. Voor de tweede zelf-alignerende belichtingsstap (topgate ten opzichte van source/drain) zal dan opnieuw een tijdelijk hulpmasker nodig zijn. Het spreekt vanzelf dat de resulterende technologie onverantwoord ingewikkeld zou worden. Daarom heb ik besloten om de topgate structuur van de TFT's in de stuurcircuits op te geven ten voordele van een enkelvoudige bottomgate, zoals in de volgende paragraaf duidelijk zal worden.

¹⁶Zowel het etsmiddel voor InAu (KI + I) als het etsmiddel voor TiW (H_2O_2).




Fig. 5 Samenvatting van de voornaamste processtappen in de oorspronkelijk voorgestelde nieuwe complementaire poly-CdSe / poly-Ge technologie.

2.2 Voorgestelde nieuwe technologie

In Fig. 5 wordt de aanvankelijk voorgestelde nieuwe CTFT-technologie samengevat :

- 1 Opdampen Al-laag + definitie gate-patroon door nat etsen.
- 2 Opdampen $\text{Al}_2\text{O}_3/\text{Ge:Cu}/\text{Al}_2\text{O}_3$. Het onderste Al_2O_3 (200 nm dik) fungeert tevens als gate-isolator. Rekrystallisatie van het Ge door bakken bij 400°C .
- 3 Voorlopige patroondefinitie halfgeleider door etsen Al_2O_3 en Ge. Vervolgens, met hetzelfde fotoresist-patroon, lift-off van de tweede halfgeleider-sandwich : $\text{Al}_2\text{O}_3/\text{CdSe:In}/\text{Al}_2\text{O}_3$.
- 4 Zelf-alignerende patroondefinitie door belichting langs achter, doorheen het CdSe en het Ge. Etsen Al_2O_3 en lift-off opgedampt InAu SD-materiaal.
- 5 Definitie van de contouren van het SD-patroon + nat etsen InAu en vervolgens, met hetzelfde fotoresist-patroon, Al_2O_3 en de twee halfgeleiders.
- 6 Patroondefinitie eerste isolator + ets.

- 7 Patroondefinitie tweede isolator + opdampen Al_2O_3 en lift-off ofwel opdampen Al_2O_3 , gevolgd door patroondefinitie tweede isolator en etsen.
- 8 Definitie interconnectiepatroon + sputteren TiW/Au en lift-off.

Hoewel het de bedoeling was om uiteindelijk compatibiliteit met de pixel-technologie te bekomen, werden bij de eerste runs met deze technologie geen ITO en geen passivatielaag gedeponerd. Het aantal patroondefinities en maskers is in deze technologie laag gehouden door de gecombineerde SD/HG/ISOL1-etsstap. Bovendien worden de meest kritische patroondefinities met etsen gedaan, dit om problemen met lift-off-braampjes, die in de topgate-technologie voor veel moeilijkheden hebben gezorgd, (cfr [16] en [17]) te voorkomen.

2.3 Problemen en oplossingen

Een aantal problemen heeft mij genoodzaakt om in deze technologie wijzigingen aan te brengen.

Een eerste belangrijk probleem werd veroorzaakt door het feit dat bij het etsen van de gate-isolator (Al_2O_3) ook het Al gatemateriaal wordt weggeëtsd. Daardoor worden de etstijden veel te kritisch.

De oplossing voor dit probleem bestond erin een ander gate-materiaal te gebruiken. Chroom was de meest voor de hand liggende kandidaat. Dit leverde echter nieuwe problemen op.

Ten eerste volstaat het niet om na de patroondefinitie van de Cr-laag de fotoresist te strippen met aceton, zoals dat gebruikelijk is in al onze andere processen (zie Fig. 6). De eigenschappen van de fotoresist veranderen immers door blootstelling aan het etsmiddel. Aangezien commerciële fotoresist-stripper, die het probleem niet zou mogen vertonen, op dat ogenblik niet beschikbaar was, en om weken- of zelfs maandenlange vertraging (als gevolg van de typische leveringstermijnen in deze industrie) te vermijden, werd gekozen voor strippen in 'piranha', een eerder onsmakelijk mengsel van H_2O_2 en H_2SO_4 , dat ook wordt gebruikt bij het reinigen van Si-wafers.

Ten tweede vertoont Cr een probleem dat in sommige kringen bekend staat als 'the brown ooze' : wanneer bij de afgewerkte circuits de Cr gate wordt blootgesteld aan (voldoende vochtige) lucht in aanwezigheid van een elektrisch veld, dan wordt het chroom binnen enkele seconden transparant en isolerend. Het lijkt als het ware weg te trekken (to ooze). Het betreft hier eigenlijk een elektrochemische reactie waarbij het Cr oxideert. Bijgevolg is het niet mogelijk om de circuits uit te testen vooraleer het Cr overal is afgedekt met een passivatielaag en er externe contacten (TiW/Au) zijn aangebracht.

Na enkele runs werd daarom gekozen voor een ander gate-materiaal. Ti bleek geen goede keuze te zijn, omdat het Al_2O_3 zeer moeilijk weg te etsen is van op het Ti.




Fig. 6 Fotoresist-resten rond de Cr gate van een invertor na conventioneel strippen. Vergrotingsfactor : 220

TiW bleek wel zeer goed bruikbaar als gate-materiaal. Het is gemakkelijk aan te brengen via sputteren, het heeft een uitstekende stapbedekking, hecht goed aan het glassubstraat, is etsbaar in H_2O_2 en beïnvloedt de etssnelheid van de bovenliggende Al_2O_3 -laag niet.

Een ander ernstig probleem vormde de gecombineerde etsstap InAu- Al_2O_3 -CdSe-Ge omdat na het wegetsen van InAu van op het CdSe dit laatste niet meer zo snel etst in een HCl-oplossing. De lange etstijden die dan nodig zijn, zijn voldoende om laterale indiffusie van het etsmiddel in de halfgeleidereilandjes te veroorzaken, waardoor de halfgeleider zwaar gecontamineerd wordt met chloor. Ik heb daarom deze gecombineerde etsstap verlicht door lift-off van de halfgeleiders toe te passen. Aangezien de gate onderaan ligt, heeft de bottomgate-technologie toch vrijwel geen last van eventuele braampjes¹⁷.

Een onverwacht probleem was het feit dat het materiaal InAu, dat in het verleden steeds voor goede ohmse contacten op germanium had gezorgd, dat plots niet meer deed. Optisch manifesteert dit zich door de vorming van dendrietvormige gaten in het normaliter ondoorschijnende InAu (zie Fig. 7). Dit probleem deed zich tegelijk voor bij de bottomgate als bij de topgate-technologie en wordt trouwens ook besproken in het doctoraat van Jan Doutreloigne [17]. Ongetwijfeld duidt dit op een ongewenste en ongemerkte wijziging van een der procesparameters, zoals bijvoorbeeld een andere zuiverheid van één of meerdere der gebruikte materialen. Eigenaardig hierbij is dat InAu nog steeds goede contacten maakt op CdSe, zodat het probleem zou kunnen te maken hebben met het germanium zelf. Na

¹⁷De topgate technologie had last van braampjes die ontstaan bij de lift-off van het source/drain-materiaal en die opwaarts gericht zijn, naar de gate toe. Deze micrometer lange braampjes verhoogden de kans op kortsluitingen tussen source of drain en gate.




Fig. 7 Gat in het InAu bovenop germanium in een p-type inverter. Vergrotingsfactor : 55

diepgaande maar vruchteloze vergelijking van procesbladen en meetrapporten van oude en nieuwe runs hebben Jan en ik om pragmatische redenen het probleem geklasseerd als 'onverklaard' en hebben we elk onze eigen oplossing voor het probleem gezocht. Bij Jans topgate-technologie bestond deze oplossing erin twee verschillende materialen te gebruiken voor de source- en drain-contacten : Ti op de Ge-TFT's en InAu op de CdSe-TFT's. De combinatie van Ti met CdSe leverde bij een eerste test onreproduceerbare resultaten op en werd niet verder uitgetoet. In de bottomgate-technologie is het zoals we reeds gezien hebben helaas niet mogelijk om twee verschillende SD-materialen te gebruiken, zodat een nieuw, gemeenschappelijk materiaal moest gevonden worden. Ti gaf geen goed resultaat op CdSe, was juist uit Jans experimenten gebleken. Cr wensten we te vermijden omwille van de hoger vermelde moeilijkheden. De volgende kandidaat was TiW. Dit materiaal bleek onmiddellijk goede contacten op te leveren op beide halfgeleiders. Bij thermische nabehandelingen heeft TiW echter de neiging om in het CdSe te diffunderen en daardoor de aan/uit-karakteristiek van de n-type TFT's te verslechteren. Een oplossing werd gevonden door de TFT's vlak na de SD-patroondefinitie (wanneer het TiW nog bloot ligt) kort te bakken bij 300°C in een laag vacuüm van ongeveer 2 mbar. De aanwezige zuurstof in het restvacuüm blijkt een blijvend diffusieremmend effect uit te oefenen op het TiW, zodat later langere bakstappen kunnen doorgevoerd worden. Aangezien het hier niet mijn eigen onderzoeksresultaten betreft, ga ik niet dieper in op deze materie [22].

Een bijkomend voordeel van gesputterd TiW is dat het een uitstekende stapbedekking heeft en dus ook bruikbaar is om interconnecties mee te maken. Ogedampt Ti bijvoorbeeld heeft helemaal geen goede stapbedekking, zoals we in het verleden hebben moeten vaststellen met de topgate circuits, die steevast faalden door het doorbranden van de stroomvoerende Ti baantjes ter hoogte van een of andere crossover.

Eens deze wijzigingen waren aangebracht bleek de technologie zeer succesvol voor wat de kwaliteit van de patroondefinitie betreft.

2.4 Het V_T -probleem van Ge, alias het Doutreloigne-mysterie¹⁸

Een goede patroondefinitie is een nodige maar geen voldoende voorwaarde voor een geslaagde run. Een probleem dat niets met de patroondefinitie te maken heeft, en dat toch belangrijk genoeg is om apart behandeld te worden, is het probleem van de drempelspanning van de germanium-TFT's.

In alle runs behalve de eerste (die met de Al gates en dus veel etsproblemen) waren de Ge-TFT's van het depletie-type. Dat was verrassend, want de topgate Ge-TFT's van Jan Doutreloigne konden door een geschikte keuze van de koperdotering en door blootstelling aan zuurstof na de opdamming van het germanium steeds een geschikte (negatieve) drempelspanning krijgen. Met exact dezelfde koperdotering, bakbehandeling en zuurstofinlaat gedroegen de bottomgate Ge-TFT's zich totaal anders, met drempelspanningen van + 10 volt of meer. Een belangrijk deel van mijn werk bestond trouwens uit het zoeken naar de oorzaak en een oplossing voor dit verschijnsel. Bij deze tot op heden vruchteloze speurtocht werd de invloed van een groot aantal parameters onderzocht :

- *de rekristallisatietemperatuur, de koperdotering en de dosering van de zuurstofinlaat* : het was namelijk niet ondenkbaar dat in de bottomgate-technologie de ideale waarde van deze parameters anders is dan in de topgate-technologie. Ook werd geëxperimenteerd met het tijdstip waarop de zuurstof-blootstelling gebeurde : vlak voor of vlak na de opdamming van het Ge.
- *het etsmiddel voor de source/drain-contactvensters* : één van de verschillen tussen top- en bottomgate-technologie was namelijk dat in de topgate-technologie gewoonlijk verdund H_3PO_4 werd gebruikt om deze contactvensters open te etsen en in de bottomgate-technologie sterk verdund BHF, omdat dit voor de CdSe-TFT's minder kritische etstijden en bijgevolg een uniformer resultaat oplevert.
- *het gatemateriaal* : bij de eerste run, met Al als gatemateriaal, waren de Ge-TFT's wel van het enhancement-type. Daarom werd na enkele runs met Cr en TiW, waarbij de in vorige paragraaf besproken problemen geleidelijk werden weggevoerd, opnieuw een run met Al als gatemateriaal geprobeerd, weliswaar met vervanging van sommige (Al_2O_3 -) etsstappen door lift-off stappen.
- *het type van gate-oxide* : in de topgate-technologie is het gate-oxide zuiver Al_2O_3 . In de bottomgate werd na enkele runs overgestapt op een sandwich van Al_2O_3 /mullite/ Al_2O_3 . Mullite is een mengsel van Al_2O_3 en SiO_2 , dat verkregen wordt door het gelijktijdig opdampen van deze twee materialen. Met deze sandwich kon de

¹⁸om het in zijn eigen terminologie te zeggen.

doorslagspanning van de pixel-TFT's aanzienlijk verhoogd worden, doordat de mullite-laag als een etsstop werkt tijdens het vrij-etsen van de contactvensters, waardoor de vorming van minuscule etsputjes tot op het niveau van de gate vermeden wordt. Bovendien verminderde het aantal kortsluitingen ter hoogte van de busbar-kruisingen. Zuiver Al_2O_3 werd met een mullite-sandwich vergeleken voor wat de drempelspanning van de germanium-TFT's betreft.




Fig. 8 Invloed van de rekristallisatietemperatuur en de Cu-dotering (aantal Å op een film van 15 nm) op de drempelspanning en de mobiliteit van een verzameling Ge-TFT's zonder zuurstofinlaat.

Ik ga niet alle resultaten van deze experimenten in detail opsommen. Om toch een indruk te geven van de gevolgde werkwijze, pik ik er één experiment uit. In Fig. 8 wordt de gemeten invloed getoond van de rekristallisatietemperatuur en de koperdotering op de mobiliteit en de drempelspanning van een verzameling Ge-TFT's zonder zuurstofinlaat tijdens de opdamming. In dit soort grafieken wordt iedere transistor als een punt in het (V_T, μ_p) -vlak voorgesteld. Op die manier bekomt men een zeer beknopte en overzichtelijke voorstelling van de meetgegevens en krijgt men bovendien een goed idee van de spreiding op de resultaten. In Fig. 9 staan de gemiddelde waarden van μ_p en V_T uitgezet voor dezelfde verzameling TFT's. Ter vergelijking worden ook de resultaten van de topgate-technologie uitgezet. Naast ieder meetpunt staat de corresponderende waarde van de koperdotering, uitgedrukt in Å op een totale dikte van 15 nm. Het is duidelijk dat er bij de overgang van topgate naar bottomgate-technologie inderdaad een belangrijke verschuiving is opgetreden van de drempelspanning naar positievere waarden. Bovendien is de spreiding op de gemeten drempelspanningen in de bottomgate-technologie veel groter dan in de topgate-technologie.




Fig. 9 Gemiddelde drempelspanning en mobiliteit van bottomgate- en topgate-Ge-TFT's. Naast ieder meetpunt wordt de waarde van de koperdotering vermeld (in Å/15 nm). Geen zuurstofinlaat.

Uit al deze experimenten kunnen de volgende besluiten getrokken worden :

- De drempelspanning van de bottomgate Ge-TFT's lijkt op het eerste gezicht niet te worden beïnvloed door de koperdotering noch door de bakbehandeling (zie Fig. 8). De invloed van de zuurstofinlaat is gering. Dit is totaal in tegenspraak met de bevindingen van Jan Doutreloigne in het geval van de topgate-TFT's. Wanneer we de waarden van V_T en μ_p over een voldoende groot aantal TFT's uitmiddelen (zie Fig. 9), dan wordt er wel een stijgend verband tussen de dotering en de drempelspanning zichtbaar. De curves liggen echter 15 V meer naar rechts dan de corresponderende curves voor de topgate-technologie. Het V_T -probleem bestaat dus blijkbaar enerzijds uit een sterke toename van de drempelspanningen van de Ge-TFT's en anderzijds uit een al even sterke toename van de spreiding daarop.
- De mobiliteit vertoont als functie van koperdotering en rekristallisatietemperatuur en -duur wel een gedrag dat overeenkomt met de resultaten bij de topgate-transistors.
- H_3PO_4 als etsmiddel voor de source/drain contactvensters lijkt een iets beter resultaat te geven dan BHF voor wat de drempelspanning betreft. Het verschil (een paar volt) is echter veel kleiner dan de spreiding op V_T binnen één groep TFT's.
- Een gelijkaardige opmerking geldt voor Al i.p.v. TiW als gate-materiaal.
- Er werd totaal geen verschil vastgesteld tussen Ge-TFT's met Al_2O_3 en Ge-TFT's met een mullite-sandwich als gate-oxide.

Aangezien onderzoekers die tot het IWONL veroordeeld zijn een planning moeten respecteren, was er niet voldoende tijd om het fenomeen verder te onderzoeken. Daarom heb ik uiteindelijk een oplossing gezocht op het circuit-niveau, zoals in het volgende hoofdstuk zal duidelijk worden.

Ik wil niet nalaten om toch enkele ideeën in verband met het V_T -probleem te vermelden die in de toekomst zouden kunnen nagetrokken worden. Zo kan het eventuele gunstige effect van een Al gate gecombineerd worden met een etsgerichte technologie door TiW/Al als gatmateriaal te gebruiken. Het Al zal dan wel weggeëtst worden bij een Al_2O_3 -etsstap, maar het TiW zal wel blijven liggen. Onder de halfgeleider (het eigenlijke kanaal) zal zowel het Al als het TiW blijven liggen. Verder lijkt het mij een goed idee om een run te starten met nieuw en eventueel zuiverder Ge. Een eventuele vervuiling van onze Ge-stock zou immers één en ander kunnen verklaren. Ook het ongeschikt worden van InAu als source/drain-materiaal zou hieraan kunnen te wijten zijn. Voorts valt het op dat het InAu-probleem voor het eerst is opgetreden enkele runs nadat een nieuwe opdampklok in gebruik werd genomen voor het opdampen van o.a. het Ge. Mogelijk betreft het hier een contaminatie van de klok met Cu of Au? Opdampen van Ge in een ander opdampstoestel zou daarover uitsluitsel kunnen brengen. Eventueel kunnen geavanceerde analysetechnieken worden aangewend om de veel dunnere dan flinterdunne opgedampte filmen te onderzoeken. Dit zal wel uiterst moeilijk zijn. Een ander fenomeen dat mogelijk iets te maken heeft met het V_T - en het InAu-probleem is de vorming van een intermetallische verbinding tussen het Ge en het materiaal van de opdampkroesjes van waaruit Ge wordt opgedampt (wolfram). Dat deze verbinding optreedt wordt bewezen door het feit dat na een drietal opdampingen uit hetzelfde kroesje een gat in de bodem is geschoten, hoewel het gebruikte vermogen van de elektronenbundel lang niet hoog genoeg is om zuiver W op te dampen. In een laatste poging om het V_T -probleem op te lossen heb ik Ge opgedampt uit een met Al_2O_3/SiO_2 gecoate kroes. De resultaten waren echter nog veel slechter dan met een zuivere wolfram-kroes. Opdampen door resistief verwarmen in een molybdeen boot is ook niet bruikbaar, zo heeft Jan Doutreloigne ondervonden. Een platina-boot werd nog niet uitgeteerd. In combinatie met een flash-evaporatietechniek¹⁹ zou deze het bijkomende voordeel hebben dat ze vrijwel onbepikt kan gebruikt worden en dat de opdampingen reproduceerbaarder zijn.

2.5 De uiteindelijke technologie

Fig. 10 Vat de uiteindelijke technologie samen.

¹⁹Bij deze techniek laat men kleine korreltjes van het op te dampen materiaal op de hete boot vallen, waarna ze onmiddellijk en volledig verdampen. De dikte en de samenstelling van de opgedampte film zijn op die manier zeer reproduceerbaar.




Fig. 10 Voornaamste processtappen in de uiteindelijke complementaire poly-CdSe / poly-Ge technologie.

- 0 Reinigen ITO-gecoate soda-lime glasssubstraten; opdampen hulpfilm (30 nm Al_2O_3); patroondefinitie ITO-patroon + etsen Al_2O_3 ; etsen ITO in koningswater; strippen overblijvende fotoresist (voor zover er nog overblijft).
- 1 Sputteren 150 nm TiW + definitie gate-patroon door nat etsten in H_2O_2 bij 50°C . Strippen fotoresist.
- 2 Patroondefinitie gate-isolator, opdampen 150 nm Al_2O_3 , 200 nm mullite, 50 nm Al_2O_3 + lift-off.
- 3 Patroondefinitie HG1 + opdampen $\text{Al}_2\text{O}_3/\text{Ge:Cu}/\text{Al}_2\text{O}_3$ -sandwich met 0.1 nm Cu (en zuurstofinlaat gedurende 15 minuten aan 2 mbar na de eerste Al_2O_3 -film); lift-off.
- 4 Patroondefinitie HG2 + opdampen $\text{Al}_2\text{O}_3/\text{CdSe:In}/\text{Al}_2\text{O}_3$ met 0.1 nm In; lift-off. Rekristallisatie van het Ge door bakken gedurende 12 uur bij 400°C of 5 uur bij 500°C in vacuüm (2 mbar N_2).
- 5 Zelf-alignerende patroondefinitie door belichting langs achter, doorheen het CdSe en het Ge. Etsen Al_2O_3 in $250 \times$ verdund BHF gedurende 3 minuten 18 seconden; sputteren en lift-off van 65 nm TiW.

- 6 Patroondefinitie van de contouren van het SD-patroon + nat etsen TiW in H_2O_2 bij $50^\circ C$. Korte bakbehandeling van 2 uur bij $350^\circ C$ in laag vacuüm (2 mbar N_2) met zuurstofrest.
- 7 Patroondefinitie tweede isolator + opdampen 400 nm Al_2O_3 en lift-off.
- 8 Patroondefinitie interconnectie- en externe contactenpatroon + sputteren 50 nm TiW + 200 nm Au en lift-off.
- 9 Patroondefinitie passivatie : opdampen 400 nm Al_2O_3 en lift-off; Bakken 5 uur bij $350^\circ C$.

In hoofdstuk 5 worden de voornaamste processtappen van al deze technologieën nog eens opgesomd vanuit het oogpunt van het maskerontwerp.

Bij wijze van volledigheid wordt bovendien in appendix A een meer gedetailleerde beschrijving gegeven van alle hierboven vernoemde processtappen en van de gebruikte toestellen, dat wil zeggen voldoende gedetailleerd om het proces binnen ons lab volledig te kunnen reproduceren.

2.6 De uiteindelijke TFT-karakteristieken

Met de uiteindelijke technologie werden de volgende transistorkarakteristieken bekomen (gemiddelde waarden) :

CdSe-TFT's (n-type)

$$\mu_n = 90 \text{ cm}^2/Vs$$

$$V_{T,n} = 0.5 \text{ V voor een brede TFT}$$

$$V_{T,n} = 1.5 \text{ V voor een vierkante of langwerpige TFT.}$$

Ge-TFT's (p-type)

$$\mu_p = 7.5 \text{ cm}^2/Vs$$

$$V_{T,p} = 15 \text{ V (depletie-type), onafhankelijk van de W/L, maar met een grote spreiding.}$$

HOOFDSTUK 3 : Circuit-ontwerp

3.1 Inleiding

Er bestaan verscheidene manieren om ons uiteindelijke doel, namelijk het verminderen van het vereiste aantal externe contacten van een matrixbeeldscherm, te bereiken. Vooraleer over te gaan tot het bespreken van het door mij gerealiseerde stuurcircuit, zal ik een extensief overzicht geven van de verschillende alternatieven die tot nu toe in de literatuur werden voorgesteld. Natuurlijk hebben de resultaten uit de beginfase van deze literatuurstudie (d.w.z. tot 1989) mijn uiteindelijke circuitkeuze beïnvloed. Ook na 1989 werden evenwel nog interessante schema's voorgesteld, die ik hier niet wil verzwijgen. Het belang dat gehecht wordt aan de realisatie van grijswaarden wordt bijvoorbeeld steeds groter, en alhoewel mijn driver essentieel een zwart/wit of 8 kleuren-driver is, zijn er elegante methodes denkbaar om toch grijswaarden of dus meer dan 8 kleuren te bekomen. Ik zal een overzicht geven van de bekende methodes, inclusief een zelf bedachte techniek die ik nog niet in de literatuur heb teruggevonden en die in bepaalde omstandigheden voordelen heeft ten opzichte van de gepubliceerde technieken.

Na de uitvoerige principiële studie van aanstuurschema's, zal ik het schema waarvoor ik uiteindelijk gekozen heb meer in detail behandelen, gevolgd door een reeks statische en dynamische simulaties van de belangrijkste bouwstenen ervan, met het oog op een optimalisatie van de karakteristieken, zoals maximale kloksnelheid, ruismarges, enz. De resultaten van deze simulaties zullen het aantal vrijheidsgraden verminderen bij het ontwerp van de uiteindelijke maskerset.

Verder zal een andere interessante toepassing van TFT-stuurschakelingen, waarvoor het idee voortspuit uit de literatuurstudie, maar die min of meer los staat van de matrix-stuurschakelingen, ook even aan bod komen.

3.2 Literatuurstudie

3.2.1 Inleiding : klassen van drivers

De voorgestelde drivers die men terugvindt in de literatuur kunnen grosso modo ingedeeld worden in drie verschillende klassen, naargelang het gebruikte principe. We onderscheiden commutators, scanners en SLB-drivers (Schuifregister, Latch, Buffer).

Bij de zogenaamde *commutators* worden de kolommen (of de rijen) verdeeld in een aantal blokken, die een voor een worden aangestuurd. Alle kolommen in 1 blok worden

tegelijktijd en parallel aangestuurd. Heeft men M blokken van N kolommen, dan vereist zo een driver $M+N$ externe contacten: M blok-selecteer signalen en N parallelle datasignalen. Hierbij ligt $M \times N = K$ (= het totaal aantal kolommen) vast. De optimale waarde voor M en N , overeenkomend met het minimale aantal externe contacten, vindt men door het minimaliseren van de uitdrukking

$$M + \frac{K}{M} \quad (1)$$

Ze zijn gelijk aan

$$M = N = \sqrt{K} \quad (2)$$

hetgeen eigenlijk niets anders betekent dan dat, van alle rechthoeken, een vierkant de grootst mogelijke oppervlakte/omtrek-verhouding heeft. Natuurlijk bestaat de randvoorwaarde dat M en N geheel moeten zijn, zodat het niet altijd mogelijk is om de ideale waarden te bereiken. De reductie van het aantal externe contacten is hier dus maximaal gelijk aan de helft van de vierkantswortel van het oorspronkelijke aantal.

Enkele voordelen van commutators in vergelijking met scanners en/of SLB zijn de eenvoud van implementatie, de mogelijkheid om analoge grijswaarden te bekomen en het feit dat een defecte TFT in de driver slechts tot 1 kolomfout aanleiding geeft. Nadelen zijn o.a. de noodzaak aan uitwendige preprocessing van de aangeboden video-informatie en de geringe reductie van het aantal verbindingen.

De meeste aanstuurmethodes werken echter anders en impliceren de serieel-naar-parallel-omzetting van het serieel toegevoerde datasignaal. Het vereiste aantal verbindingen met de perifere elektronica is dan beperkt tot de voedingslijnen en kloksignalen van een schuifregister plus in principe één datasignaal. Dit datasignaal kan dan nog digitaal of analoog zijn. De data kunnen worden ingeschoven in een schuifregister en dan via een lijngeheugen (latch) en een buffer aan alle kolommen of rijen tegelijk worden aangeboden (*SLB-methode*). Het is echter ook mogelijk om het schuifregister als een *scanner* te gebruiken en de kolommen achtereenvolgens en één per één met het datasignaal te verbinden. Het voordeel van de SLB-methode is dat we over een volledige lijntijd beschikken om alle kolommen op te laden. Terzelfder tijd kan immers de volgende beeldlijn worden ingeschreven. Het nadeel is dat het moeilijk is om grijswaarden te implementeren op die manier, aangezien het schuifregister een puur digitale schakeling is en dus in het eenvoudigste geval slechts 1 bit informatie per kolom toelaat. Het voordeel van een scannersysteem is dat het wel eenvoudiger is om grijswaarden te verwezenlijken, omdat iedere kolom via een analoge schakelaar rechtstreeks met het (analoge) datasignaal wordt verbonden. Het nadeel is echter dat er per kolom een veel kleinere oplaadtijd beschikbaar is, namelijk de lijntijd gedeeld door het aantal kolommen. Dit leidt tot een beperking van de totale op te laden displaycapaciteit (crossovers + pixels) en dus in het bijzonder van de beeldschermoppervlakte.

Verscheidene varianten en combinaties van deze basis-schema's werden reeds voorgesteld, waarbij het doorgaans de bedoeling is om de nadelen die inherent zijn aan een specifieke aanstuurmethode te omzeilen. Dit leidt soms tot echte pareltjes van circuitsynthese ; soms ook lost men één probleem op door er een ander te introduceren.

Naast deze classificatie kunnen we ook nog een onderscheid maken tussen 2-niveau en meer-niveau drivers (met grijswaarden), digitale en analoge drivers, nMOS en CMOS drivers, poly-Si en poly-CdSe[/poly-Ge] drivers, drivers met of zonder parallellisme. Een ander aspect van de drivercircuits is de fout-tolerantie. Enkele aanstuurschema's hebben een hoge graad van redundantie, waardoor lithografische fouten in de pixelmatrix meestal niet tot zichtbare pixel- of lijnfouten aanleiding geven. De eenvoudigste vorm van redundantie is het tweezijdig aansturen van rijen en/of kolommen, waardoor onderbrekingen in de busbars zonder gevolg voor het uiteindelijke beeld blijven. Er bestaan echter nog veel vernuftiger redundantie-technieken, zoals we in hetgeen volgt zullen zien. Sommige drivers kunnen zelfs ingeschakeld worden bij het lokaliseren en repareren van fouten.

We zullen nu in chronologische volgorde van publiceren enkele interessante drivercircuits bespreken. Let wel dat het hier geen vertaling of samenvatting van de bewuste artikels betreft, maar daarentegen mijn persoonlijke commentaar op de realisaties van de auteurs. Daarbij tracht ik zowel de voor- als de nadelen van de circuits aan het licht te brengen, daar waar de auteurs het meestal enkel over voordelen hebben. Voor een goed begrip van de volgende paragrafen verdient het bovendien de aanbeveling om de gerefereerde artikels daadwerkelijk te raadplegen. Mensen die vertrouwd zijn met het onderwerp zullen waarschijnlijk wel genoeg hebben aan de belangrijkste figuren, die ik hier om die reden overneem.

3.2.2 Morin et al., 1981 [23]

Dit is het eerste geïntegreerde drivercircuit dat ooit werd voorgesteld voor poly-Si. Het werd bij mijn weten niet gerealiseerd vanwege de te lage mobiliteit. De auteurs werken bij het Franse "Centre National d'Etudes des Télécommunications" (CNET).

Het kolomstuurcircuit (Fig. 11) is een schoolvoorbeeld van een scanner. Een dynamisch n-type schuifregister schuift een eentje door (Sync-puls) dat een reeks pass-TFT's (een per kolom) een na een opent (V_{GS} hoog) en terug sluit (V_{GS} laag). Deze pass-TFT's verbinden de bijhorende kolom met het data-signaal, dat serieel en langs 1 datalijn wordt toegevoerd. Parallel met de kolomcapaciteit staat een veel grotere geheugencapaciteit die er moet voor zorgen dat er na het afsluiten van de pass-gate genoeg lading beschikbaar is om de pixelcapaciteit op het kruispunt van de betreffende kolom met de geselecteerd lijn op te laden doorheen de pixel-TFT tot een spanning die voldoende dicht bij de oorspronkelijke data-spanning ligt. Indien de geheugencapaciteit er niet was, dan zou de scanfrequentie zeer laag moeten gekozen worden teneinde iedere pixelcapaciteit rechtstreeks doorheen de pass-gate en de pixel-TFT op te laden. Het systeem met de geheugencapaciteit verhoogt dus de bereikbare beeldverversingsfrequentie, maar wel ten koste van een bijkomend nadeel dat door alle "scanner-auteurs" angstvallig verzwegen wordt : kort nadat de laatste pixels van een lijn aangesproken worden, wordt de volgende lijn geselecteerd. Daardoor




Fig. 11 Driverschema voorgesteld door het CNET [23]

hebben deze pixels minder tijd om te egaliseren met de aangelegde data-spanning dan de eerste. Afhankelijk van de beschikbare teruglooptijd²⁰ in het datasignaal kan het allerlaatste pixel zelfs een spanning aannemen die veel dichterbij de data van de vorige lijn ligt. In de praktijk komt dit erop neer dat er rechts op het display een zone optreedt waar het beeld maximaal 1 lijn naar beneden afbuigt. Bij voldoende hoge resolutie en bij analoge (TV-)beelden is dit niet echt storend, maar bij computerbeelden bijvoorbeeld wel. Een gelijkaardig probleem kan optreden bij commutators. Een ander typisch scanner-probleem volgt uit het feit dat de pass-TFT's groot moeten zijn om de grote geheugencapaciteiten voldoende snel te kunnen opladen. Daardoor is hun gate-capaciteit groot en wordt het schuifregister van de scanner zwaar belast tijdens het schuiven. Dit beperkt de maximale klokfrequentie.

Voor het selecteren van de rijen gebruikt Morin hetzelfde schuifregister als voor de kolommen. De outputs van dit schuifregister worden dan rechtstreeks verbonden met de gate-lijnen van de pixelmatrix. Een bedenking bij deze methode zal ter gelegenheid van het artikel van Tizabi gegeven worden.

Het totaal aantal externe contacten is 5 voor de kolomdriver en 4 voor de rijdriver.

²⁰Dit is de tijd die verloopt tussen het aansturen van het laatste pixel van de m -de lijn en het aansturen van het eerste pixel van de $m+1$ -de lijn. Bij een CRT wordt deze tijd gebruikt om de elektronenstraal te laten teruglopen van de rechterkant naar de linkerkant van het scherm.




Fig. 12 Commutator voor MiniGraphics displays van Litton Panelvision [24]

3.2.3 Malmberg et al., 1986 [24]

Dit artikel van Paul Malmberg is het resultaat van een samenwerking tussen Litton Panelvision en General Electric. De gerapporteerde MiniGraphics displays zijn 192×128 pixel poly-CdSe actieve-matrix-LCD's met geïntegreerde drivers. Waar het vorige artikel een schoolvoorbeeld was van een scanner-systeem, is dit dan weer een commutator van het zuiverste water (Fig. 12). De kolommen worden in 12 blokken van 16 opgesplitst. Deze getallen zijn de delers van 192 die het dichtst bij $\sqrt{192} = 13.9$ liggen. De rijen zijn ingedeeld in 16 blokken van 8 ($\sqrt{128} = 11.3$). Het totaal aantal externe contacten is daarmee teruggebracht van 640 tot 104 (zowel de rijen als de kolommen worden tweezijdig aangestuurd, met het oog op fouttolerantie). Door het analoge karakter van de driver is het mogelijk om analoge grijswaarden te genereren. Verder kan het stuurcircuit gebruikt worden om het display te onderzoeken op onderbrekingen in en kortsluitingen tussen de busbars.

3.2.4 Tizabi et al., 1986 [25]

Dit stuurcircuit (Fig. 13) werd ontworpen door R.H. Ye van de "Chinese Academy of Sciences" en gepubliceerd door de groep rond prof. Fischer in Dortmund. Het is de eerste complementaire driver met poly-CdSe en poly-Ge die ooit gepubliceerd werd. De rijsturing gebeurt via een niet-gebufferd complementair schuifregister dat rechtstreeks met de GATE-busbars van de actieve matrix verbonden is. De kolommen worden aangestuurd door hetzelfde type van schuifregister dat een reeks sample and hold modules (één per kolom) afscaant. Deze laatste bestaan uit een pass-TFT, doorheen dewelke een geheugen-

capaciteit C_s wordt opgeladen tot de spanning van het video-signaal, plus een complementaire bufferschakeling die op haar beurt de kolom-busbar van de matrix oplaadt tot de spanning over de storage capaciteit.




Fig. 13 Aanstuurschema van de Fischer-groep [25].

Deze uitvoering van een scanner is interessant. Doordat er een buffer voorzien is tussen iedere kolombusbar en de geheugencapaciteit, kan deze laatste veel kleiner gekozen worden dan bij het schema van Morin. Ook de pass-TFT zal dus kleiner kunnen zijn (kleinere gate-capaciteit) en het schuifregister zal minder belast worden, waardoor hogere kloksnelheden mogelijk worden. Daarmee is één van de typische scanner-problemen opgelost. Het nadeel van de complementaire bufferschakeling is wel dat de transfertkarakteristiek een hysteresislus met breedte $(V_{T,n} - V_{T,p})$ is. Bij een dalende ingangsspanning is de uitgangsspanning namelijk $(-V_{T,p})$ hoger dan die ingangsspanning en bij een stijgende ingangsspanning is ze $V_{T,n}$ lager. Als gevolg daarvan zal de nauwkeurigheid op de pixelspanningen en dus het aantal onderscheidbare grijswaarden eerder beperkt zijn.

In totaal 7 TFT's en 2 capaciteiten per kolom tellend is dit een zeer compact drivercircuit. Over de rijscanner heb ik wel een bedenking. Net zoals bij Morin lijkt het moeilijk aannemelijk dat het ongebufferde schuifregister in staat is om voldoende snel de opeenvolgende rijen te selecteren. Bij een scannersysteem moet dat immers zeer snel gebeuren (namelijk in de teruglooptijd, hetgeen gewoonlijk slechts een kleine fractie van de totale lijntijd is) Indien de rijscanner hiervoor te traag is, dan zal bij het afscannen van de eerste kolommen nog steeds de vorige lijn geselecteerd zijn en bijgevolg zal de informatie in de eerste kolommen van het beeldscherm maximaal 1 lijn naar boven afgebogen zijn. Gecombineerd met het eventueel naar beneden afbuigen in de laatste kolommen kan dit

aanleiding geven tot ernstige fouten in de beeldweergave. We zullen later trouwens twee methodes zien om deze typische scanner-problemen op te lossen.




Fig. 14 n-type poly-CdSe drivercircuit voorgesteld door de TFCG van ELIS [26,27].

3.2.5 De Rycke et al., 1988 [26,27]

Dit schema, dat door onze groep werd voorgesteld in het kader van de doctoraatsstudies van Igor De Rycke, is van het SLB-type. Een (n-type poly-CdSe) schuifregister, geklokt aan maximaal 2 Mhz, wordt gebruikt om 1 lijn aan digitale beeldinformatie in te schuiven. Vervolgens wordt deze lijninformatie vergrendeld ("latched") en via push-pull buffers aan alle kolommen tegelijk aangeboden. Voor het opladen van de kolommen is een volledige lijntijd beschikbaar, want terzelfder tijd wordt de volgende lijn ingeschreven. De latch werkt ook als een sense-amplifier en kan daarom gebruikt worden om niveauversterking te bekomen.

Deze driver vertoont niet de problemen van de scanners. Doordat er een volledig (digitaal) lijngeheugen is, is het opladen van de kolommen niet de beperkende factor. Het is daarentegen de maximale klokfrequentie van het (onbelaste) schuifregister die de haalbare definitie bepaalt. Bij een 50 Hz beeldfrequentie kunnen maximaal 40000 pixels worden

aangestuurd. Voor hogere resoluties dient parallelisme te worden ingevoerd door verschillende schuifregisters achter elkaar te plaatsen, elk met hun eigen data-input, maar met gemeenschappelijke kloksignalen. Het circuit is volledig digitaal en kan geen rechtstreekse grijswaarden genereren. Daardoor is het op het eerste gezicht minder geschikt om in TV-toepassingen gebruikt te worden, maar wel voor computer-grafische toepassingen waarbij slechts 8 kleuren nodig zijn. Bij de bespreking van de verschillende mogelijke methoden om grijswaarden te bekomen, zullen we evenwel zien dat de methode die in hoogkwalitatieve toepassingen het meest geschikt is, een digitale driver zoals deze vereist. Vooral deze overwegingen hebben mij ertoe gebracht om een drivercircuit te realiseren dat qua werkingsprincipe identiek is aan dat van Igor, maar met het oog op hogere circuitprestaties in een complementaire poly-CdSe/poly-Ge technologie wordt geïmplementeerd.




Fig. 15 Poly-Si drivercircuit met 4 grijswaarden door Hitachi [28,29].

3.2.6 Ohwada et al., 1988 [28,29]

Deze driver, voorgesteld door Hitachi, is opnieuw een commutator. De 396 kolommen worden ingedeeld in 44 blokken van 9. Aangezien er per kolom 4 datalijnen nodig zijn, zijn er in totaal 36 parallelle datalijnen. (44 en 36 zijn de delers van $4 \times 396 = 1584$ die het dichtst bij de vierkantswortel ervan liggen.) Van de 4 digitale datasignalen die per kolom worden ingelezen is er slechts 1 hoog. Ze worden gebruikt om de kolombusbar via 4 pass-TFT's (multilevel selectors) te verbinden met 1 uit 4 beschikbare spanningsniveaus. Op die manier kunnen 4 grijsniveaus verwezenlijkt worden met deze eenvoudige, digitale driver. Merk wel op dat er vier datalijnen gebruikt worden om slechts 2 bits aan informatie in te schrijven. De methode is moeilijk uitbreidbaar tot grotere aantallen grijswaarden. 8 grijswaarden bijvoorbeeld (3 bits) vergt 8 datalijnen per kolom en 8 spanningsniveaulijnen. Het aantal externe contacten en het aantal TFT's per kolom zou dus verdubbelen. De auteurs zien trouwens zelf in dat ze met de huidige technologie (10 μm) beperkt zijn tot 4 niveaus. Opvallend is ook het enorme aantal crossovers in de kolomdriver. In het gegeven voorbeeld van een display met $132 \times 3 = 396$ kolommen en 133 rijen is dit aantal (ca. 70000) zelfs groter dan het aantal crossovers in de matrix zelf (ca. 53000).

Om een neerwaartse afbuiging van de rechterkant van het beeld, typisch voor scanners en commutators, te voorkomen, is een wachttijd voorzien na het inschrijven van iedere beeldlijn (cfr. "Oplossing van de beeldaafbuigingsproblemen bij scanners"). Opwaartse afbuiging van de linkerkant wordt vermeden door zeer krachtige lijnscanners te gebruiken, die voldoende snel de volledige lijncapaciteit kunnen opladen. Deze lijnscanners bestaan uit een hetzelfde type schuifregister als bij De Rycke, uitgerust met een meervoudig bufferschakeling. Waar men getracht heeft om de kolomdriver zo eenvoudig mogelijk te maken, is men er blijkbaar niet voor teruggeschrokken om een ingewikkelde lijndriver te gebruiken.

3.2.7 Matsueda et al., 1989 [30]

In dit artikel van een ploeg van Seiko Epson wordt een andere variant van de scannermethode gerapporteerd (Fig. 16). Het horizontale schuifregister scant blokken van telkens 8 kolommen af. Die blokken krijgen hun beeldinformatie parallel toegediend, zoals in de commutatormethode. In feite werden de block select lijnen van de commutator hier vervangen door de outputs van een schuifregister, zodat dit schema evengoed als een variant van de commutatormethode kan beschouwd worden. Door het 8-voudige parallelisme is het poly-Si schuifregister in staat om voldoende hoge video-frequenties te verwerken. Het noodzaakt wel de uitwendige verwerking van het videosignaal (8-traps hoogfrequent analogo schuifregister).

Het bijzondere aan de gerapporteerde aanstuurmethode is echter de overvloedige redundantie en zeer grote fouttolerantie. Zo worden alle rijen en kolommen tweezijdig aangestuurd, bevat ieder pixel twee TFT's, zijn er twee verticale busbars per kolom en worden de horizontale scanners dubbel uitgevoerd (zowel boven als onder, zowel schuifregister als pass-TFT's en geheugencapaciteiten). De tweezijdige aansturing elimineert de invloed van enkelvoudige onderbrekingen in busbars. Ieder pixel wordt bovendien geadresseerd volgens twee totaal onafhankelijke routes. Bijvoorbeeld het pixel in kolom n van rij m




Fig. 16 Aanstuurmethode met doorgedreven fouttolerantie door Seiko Epson [30].

wordt eerst opgeladen doorheen de TFT op het kruispunt van de m -de gate-busbar en de linker kolombusbar van kolom n . Deze verticale busbar behoort tot een blok van 8 dat door het eerste schuifregister (A) werd geselecteerd. Wanneer vervolgens rij $m+1$ wordt geselecteerd, zal hetzelfde pixel nogmaals, ditmaal via de tweede TFT - die zich op het kruispunt van de $m+1$ -ste gate-busbar met de rechter kolombusbar van kolom n bevindt -, worden opgeladen. Deze verticale busbar behoort tot een blok van 8 dat door het tweede schuifregister (B) werd geselecteerd. Op die manier is het bijna uitgesloten dat onderbrekingen in data-lijnen of busbars of in pixel-TFT's de goede werking van ook maar 1 pixel kunnen in gevaar brengen, tenzij in heel onwaarschijnlijke gevallen (wanneer bijvoorbeeld beide pixel-TFT's onderbroken zijn). Enkel kortsluitingen tussen (verticale en horizontale) busbars of in een pixel-TFT zorgen nog voor zware problemen. Door de doorgedreven ongevoeligheid voor onderbrekingen is het echter meestal perfect mogelijk om de kortsluiting met behulp van een laser gewoon weg te snijden. De driverschakeling is zelfs een uitstekend hulpmiddel om de optredende kortsluitingen in het display te lokaliseren, zodanig dat ze automatisch kunnen worden weggesneden. Naar eigen zeggen zijn de auteurs er op die manier in geslaagd om een foutloos display met 640×480 pixels en geïntegreerde drivers te maken.




Fig. 17 Data-driver van Matsushita [31].

3.2.8 Emoto et al., 1989 [31]

De auteurs van dit artikel werken bij Matsushita. Ook zij gebruiken een scanner met parallellisme, maar door een kunstgreep slaagden zij erin om de uitwendige multiplexering van de beeldinformatie overbodig te maken. De werking van de datadriver (Fig. 17) is geraffineerd en derhalve relatief ingewikkeld. Het scannen gebeurt door een 1-tje door te schuiven in een statisch CMOS schuifregister en de outputs ervan (via inverterende buffers) te verbinden met een reeks “8 phase controlled matrix switches”. Doordat elke halve bit van het schuifregister wordt gebruikt, zijn er op ieder ogenblik twee zulke matrix switches actief, met een overlaptijd van een halve klokperiode. Elke matrix switch bestaat uit 4 analoge CMOS schakelaars, één per kolom, die gesloten zijn als de switch actief is. Tot dusver lijkt het schema principieel zeer goed op het schema van Matsueda. De CMOS schakelaars worden echter niet gebruikt om acht parallelle data-signalen aan de kolommen aan te leggen. Daarentegen worden acht kloksignalen doorgesast die synchron lopen met het kloksignaal van het schuifregister, maar onderling 45° in fase verschoven zijn. Die kloksignalen openen dan op hun beurt, na buffering d.m.v. invertors, analoge CMOS schakelaars die iedere kolom verbinden met één van de drie RGB-datasignalen. Het afscannen van de kolommen gebeurt in dit schema acht maal sneller dan de klokfrequentie van het schuifregister, zonder dat de video-informatie uitwendig moet geparallelliseerd worden. Iedere kolom wordt wel gedurende een halve klokperiode met het datasig-

naal verbonden, zodat er op ieder ogenblik vier kolommen tegelijk opgeladen worden. Aangezien er echter inherent drie parallelle datasignalen zijn, namelijk één voor elke basiskleur, wordt een sterke overlap tussen naburige pixels vermeden. Twee naburige pixels van hetzelfde kleur worden immers slechts gedurende 1/4 van een halve klokperiode tegelijk geadresseerd. Bij het ene pixel is dat de eindfase van de adresseringsperiode en de waarde van het videosignaal op dat moment zal in het ideale geval ook de waarde van de spanning zijn die gedurende 1 frame-periode over het pixel zal staan. Bij het andere pixel is het slechts het eerste kwart van de adresseringsperiode en de uiteindelijk spanning over het pixel hangt nog voor het grootste deel af van de overige drie kwart van de adresseringsperiode. De uiteindelijk bereikte horizontale resolutie²¹ is in tegenstelling met de meeste vlakke kleurendisplays zelfs iets hoger dan de resolutie van de RGB kleurentriaden, aangezien de individuele rode, groene en blauwe kleurdots niet gelijktijdig worden aangesproken, maar wel met een onderlinge faseverschuiving die overeen komt met de onderlinge ruimtelijke verschuiving.




Fig. 18 Poly-Si CMOS SLB drivercircuit met 5-bit grijswaarden door het David Sarnoff Research Center [32]

3.2.9 R. Stewart et al., 1990 [32]

De mensen van het David Sarnoff instituut hebben deze driver bedacht die 32 grijswaarden aankan (5 bits). Hij is van het SLB-type. Aangezien de mobiliteit van poly-Si lang niet voldoende hoog is om een schuifregister aan de vereiste video-frequentie van 200 MHz te laten werken, wordt er doorgedreven (100-voudig) parallelisme toegepast. De data worden parallel toegediend via 25 datalijnen aan 8 MHz. Iedere datalijn dient als

²¹van de luminantie, niet van de chrominantie.

input voor 4 schuifregisters die 20 bits lang zijn. Deze schuifregisters worden geklokt aan hun maximale klokfrequentie 2 MHz met een onderlinge faseverschuiving van 90°, zodat ze beurtelings een bit van de databus lezen, samen 8×10^6 per seconde. Ieder schuifregister bedient uiteindelijk 4 kolommen (5 bits per kolom). Na het inschuiven van een volledige lijn ($400 \times 5 = 2000$ bits) wordt de inhoud van alle schuifregisters vergrendeld in 400 5-bit tellers. Terwijl de volgende lijn wordt ingeschreven tellen de tellers op. Zolang de inhoud van een teller kleiner dan 31 is, wordt een CMOS schakelaar gesloten gehouden die de bijhorende kolombusbar verbindt met een signaallijn waarop een zaagtandvormige spanning aanwezig is. De oorspronkelijke inhoud van de teller bepaalt dus de uiteindelijke spanning van de busbar (en het geselecteerde pixel in die kolom).

Deze zogenaamde “chopped ramp” of afgeknotte zaagtand-methode maakt het mogelijk om met een SLB-driver toch een groot aantal grijswaarden te verwezenlijken, weliswaar ten koste van een naar TFT-maatstaven zeer ingewikkeld digitaal circuit. De aanstuurmethode vergt nogal wat externe processing van de video-informatie, maar is vrij van de typische scanner- en commutator-problemen. Ze is derhalve uitbreidbaar tot grotere displays.

3.2.10 Andere

Enkele andere interessante artikels die verschenen zijn in verband met geïntegreerde drivers, maar die ik hier niet meer in detail zal bespreken, zijn :

Morozumi et al., 1984 [33]
R. Stewart et al., 1988 [34]
Takabatake et al., 1989 [35]

Khakzar et al., 1990 [36]
A.G. Lewis et al., 1991 [37]
K. Tanaka et al., 1992 [38]

3.2.11 Samenvattende tabel

Volgende tabel vat de belangrijkste kenmerken van de gepubliceerde geïntegreerde drivers samen (p-Si = poly-Si, p-CdSe = poly-CdSe).

Referentie	[23]	[24]	[25]	[34]	[26,27]	[28,29]	[30]	[31]	[35]	[32]	[36]	[37]
Jaartal	1981	1986	1986	1988	1988	1988	1989	1989	1989	1990	1990	1991
Halfgeleider	p-Si	p-CdSe	p-CdSe/p-Ge	p-Si	p-CdSe	p-Si	p-Si	p-Si	p-Si	p-Si	p-CdSe	p-Si
Complementair ?	nee	nee	ja	ja	nee	nee	ja	ja	ja	ja	nee	ja
Maximale procestemperatuur (°C)	500	400	400	600	350	600	?	?	600	650	?	600
μ_n (cm ² /Vs)	15	40	ca. 50	16	80-160	37	?	27	35	?	250	40
μ_p (cm ² /Vs)	—	—	ca. 50	6	—	—	?	9	30	?	—	15
Technologie (µm)	25 (?)	20 (?)	40	10	25	10	5	7	10	?	?	10
Maximale klokfrequentie schuifregister (MHz)	0.900 (te laag)	—	?	2	2	—	?	1 à 2	1.25	2	4	9 (?)

Referentie	[23]	[24]	[25]	[34]	[26,27]	[28,29]	[30]	[31]	[35]	[32]	[36]	[37]
Effectieve datafrequentie kolomdriver (MHz)	6	?	10	6.6	—	6.4 = 3.2×2 bits grijswaarden	15	6.4	314 (2 bits grijswaarden)	200	—	—
Beeldfrequentie (Hz)	50	?	?	180	—	60	50 (?)	?	60	120 (?)	—	—
Type van driver	scanner	commut.	scanner	SLB	SLB	commut.	scanner	scanner	scanner	SLB	—	scanner
Grijswaarden	analoog	analoog	analoog	2	2	4	analoog	analoog	4	32	—	—
Preprocessing video	nee	ja	nee	ja	ja	ja	ja	nee	ja	ja	—	—
# kolommen	320	192	100	192	—	132	640	216	1120	400	—	—
# lijnen	320	128	100	192	—	133	480	110	780	800	—	—
# kleurdots per pixel	1	1	1	1	—	3 (H)	1	3 (triade)	3 (H)	1	—	—
TFT's/kolom	5	1	7	? (veel)	16	8	?	11	?	?	—	—
TFT's/lijn	4	1	4	?	16	16	?	18	?	?	—	—
# externe contacten kolomdriver	5	28	8	?	12	85	?	18 (?)	?	?	—	—
# externe contacten lijndriver	4	25	4	?	12	14	?	5 (?)	?	?	—	—
Afmetingen display (H×B) in cm	8×8	6.5×9.75	9×12	8.3×8.3	—	5.9×5.9	4.6×6.1	1.4×1.9	25 diag	20×10	—	—
Opmerking	enkel ontwerp; μ_n te laag		Waarschijnlijk nooit gerealiseerd	blijkbaar 8-voudig parallelisme	enkel driver, geen display	4 grijsniveaus = 2 bits grijswaarden	8-voudig parallelisme; veel redundantie	8-voudig parallelisme met behoud van fase	$V_{T,p}$ is te groot voor rijscanner; niet gerealiseerd	100-voudig parallelisme	enkel een schuifregister	enkel shiftregister gerealiseerd

Toelichtingen bij de tabel :

- De vermelding “Grijswaarden analoog” betekent dat door het analoge karakter van de buffers de beperking op het aantal grijswaarden enkel afhangt van de perifere elektronica.
- De getallen gevolgd door een vraagteken tussen haakjes volgen onrechtstreeks uit de tekst of uit illustraties, maar werden niet expliciet door de auteurs vermeld.
- (H) na het aantal kleurdots per pixel wil zeggen dat de afzonderlijke kleurdots binnen één pixel in een horizontale rij geschikt zijn.

3.2.12 Oplossing van de beeldafbuigingsproblemen bij scanners

In het voorgaande hebben we gezien dat er als gevolg van de snelle overgang tussen opeenvolgende beeldlijnen, inherent aan scanners en commutators, een afbuiging van het beeld kan ontstaan : aan de rechterkant een afbuiging van maximaal 1 lijn naar beneden en aan de linkerkant een afbuiging van maximaal 1 lijn naar boven.

Eén mogelijke oplossing van beide problemen bestaat erin een extra pauze in te lassen tussen het afscannen van lijn m en het afscannen van lijn $m+1$. Gedurende de teruglooptijd (indien die aanwezig is in het datasignaal) en die extra pauze kunnen de laatste pixels van m opgeladen worden tot de juiste spanning en kan vervolgens de volgende lijn geselecteerd worden. De minimale lengte van die periode zal afhankelijk zijn van de aanwezigheid van de pixel-TFT's, de weerstand van de busbars, de pixel- en crossovercapaciteit, het aantal lijnen, het aantal kolommen, de gate-capaciteit van de pixel-TFT's en de uitgangsimpedantie van de rij- en kolomscanners, van alles dus. Het invoeren van zo een pauze heeft natuurlijk het nadeel dat er per frame minder tijd beschikbaar is om de data in te schrijven. Verder maakt het ook een ingewikkelde behandeling van het video-sig-naal nodig : het moet sneller worden toegediend en met grotere pauzes na iedere lijn. Een meer elegante oplossing van het scanner-probleem bestaat erin de horizontale busbars middendoor te snijden en linker- en rechterhelft van het display te selecteren door middel van aparte rijscanners. Als de rechtse scanner een halve lijntijd achterloopt op de linkse, dan zal er gedurende het inschrijven van de linkerhelft van lijn $m+1$ voldoende tijd²² beschikbaar zijn om de rechterhelft van lijn m te laten egaliseren met de ingeschreven data en vervolgens de rechterhelft van $m+1$ te selecteren. Terwijl de rechterhelft van lijn $m+1$ wordt ingeschreven, heeft de linkerhelft evenveel tijd om zich met de ingeschreven data te egaliseren, waarna vervolgens de linkerhelft van lijn $m+2$ wordt geselecteerd, enz. Het enige nadeel van deze methode (die ik overigens nog niet heb teruggevonden in de literatuur) is dat ze de redundantie van een tweezijdige aansturing teniet doet, zodanig dat een onderbreking in een horizontale busbar altijd aanleiding geeft tot een (gedeeltelijke) lijnfout.

3.2.13 Methodes voor het implementeren van grijswaarden

De meeste methodes voor het verkrijgen van grijswaarden behelzen het aanleggen van spanningen in het overgangsgebied tussen drempel en saturatie van de optische transfert-karakteristiek ("transmissiecurve" of " $T(V)$ -curve") van een LC pixel. Spanningen in dit gebied geven immers aanleiding tot intermediaire transmissies en dito grijsindrukken. Deze spanningen worden meestal rechtstreeks als een analoge spanning aangeboden; bij LC-materialen die op de RMS-waarde van de spanning reageren kunnen ze echter ook ontstaan als het resultaat van een aantal digitale subframes met verschillend gewicht. Is b_n de bit behorende bij het n -de subframe uit N , dan is de transmissie van een pixel

$$T_{eff} = T(V_{rms}) = T \left(\sqrt{\frac{\sum_{n=1}^N b_n V_n^2}{N}} \right) \quad (3)$$

met V_n de "select"-spanning gedurende het n -de subframe (de "non-select"-spanningen worden 0 gekozen). Een nadeel van deze intermediaire spanningen-aanpak is de vereiste

²²namelijk de tijd om een halve lijn in te schrijven, vermeerderd met de volledige teruglooptijd, indien deze in het datasignaal voorzien is.

precisie van de aangelegde spanningen. Het overgangsgebied van de transmissiecurve is doorgaans tamelijk smal en de transmissie varieert er snel met de spanning. Een typische waarde voor de steilheid van het overgangsgebied (de flank) van een transmissiecurve is 15 % op 0.1 V. Wil men 8 of meer verschillende grijswaarden bekomen, dan moet de spanning dus tot op minder dan 0.1 V nauwkeurig gecontroleerd worden. Dit stelt strenge eisen voor wat betreft de uniformiteit van de karakteristieken van de aanstuurschakelingen. Zeker met geïntegreerde drivers, uitgevoerd in TFT-technologie, is het moeilijk aan deze eisen te voldoen. Bovendien moeten de optische eigenschappen van het vloeibaar kristal een minstens even grote uniformiteit vertonen. Kleine variaties in de samenstelling of dikte van de LC-laag kunnen immers kleine maar in dit geval belangrijke verschuivingen van de transmissiecurve veroorzaken. Ook kleine spanningsverliezen als gevolg van de eindige weerstand van de busbars kunnen nefaste gevolgen hebben. Tenslotte kan een te kleine resistiviteit van het vloeibaar kristal voor gevolg hebben dat een niet te verwaarlozen deel van de lading op de pixelcapaciteit weglekt binnen één frameperiode en dus dat de pixelspanning niet constant is gedurende die periode. In zulke omstandigheden is het nog moeilijker om stabiele en uniforme grijswaarden te bekomen.

Veruit het grootste nadeel is echter de sterke kijkhoekafhankelijkheid van het resultaat. De exacte vorm van de transmissiecurve, en dan vooral in het overgangsgebied tussen “aan” en “uit”, hangt bij twisted nematische LC cellen namelijk vrij sterk af van de richting van waaruit men de cel bekijkt [39,40]. Deze kijkhoekafhankelijkheid is zeer opvallend en storend in het geval van passieve multiplexing, zelfs voor eenvoudige aan/uit-beelden (zonder intermediaire grijswaarden). Inderdaad liggen bij zulke displays, als gevolg van de manier van aansturen, de select en de non-select pixelspanningen zeer dicht bij elkaar (Alt&Pleshko-relatie [9]). Verder zorgt men, om toch voldoende contrastrijke beelden te bekomen, voor een transmissiecurve met een zo steil mogelijke flank, veelal door gebruik te maken van het zogenaamde supertwist-effect. Deze combinatie maakt de kijkhoekafhankelijkheid alleen maar erger.

Actieve-matrixsturing is niet gebonden aan de Alt&Pleshko-relatie en levert contrastrijke en uniforme aan/uit-beelden op met een grote kijkhoek, doordat de aan- en uit-spanningen voldoende ver links en rechts van de flank kunnen gekozen worden, waar de transmissiecurve ongeveer vlak verloopt en binnen een grote ruimtehoek gelijk blijft. Anders wordt dit wanneer grijswaarden worden gerealiseerd door spanningen aan te leggen op de flank. Het probleem is weliswaar niet zo ernstig als bij de passief gemultiplexte beeldschermen omdat de flank niet zo steil hoeft te zijn, maar toch is een betere aanpak nodig wil men hoogkwalitatieve beeldschermen bekomen.

Daarom zijn er ook andere methoden bedacht om grijstonen te bekomen, die steunen op ruimtelijke of tijdsintegratie van aan/uit-beelden door het menselijk oog.

Bij ruimtelijke integratie (“halftoning”) wordt ieder pixel verdeeld in een aantal subpixels, eventueel met een verschillende oppervlakte (optisch gewicht). Door sommige van die subpixels aan te zetten en sommige uit wordt een grijsindruk verkregen. Aangezien alle subpixels ofwel volledig aan ofwel volledig uit zijn, werken we nergens in het overgangsgebied van de $T(V)$ -curve en is de invloed van de kijkrichting en niet-uniformiteiten in de spanning zeer beperkt. Met N subpixels kunnen op die manier 2^N verschillende grijswaarden bekomen worden. Het enige nadeel van deze methode is dat er in de actieve matrix N keer zoveel TFT's nodig zijn om dezelfde beelddefinitie te bekomen, hetgeen eerst en vooral de yield van de panelen verlaagt en bovendien snellere stuurcircuits noodzaakt. Een

variant op deze methode, waarbij alle subpixels via dezelfde TFT worden opgeladen, werd voorgesteld door K.R. Sarma et al. in 89 [41,42]. Bij deze methode staat ieder subpixel in serie met een capaciteit en vormt samen met deze laatste een capacatieve spanningsdeler, zodat een bepaalde fractie van de spanning over het subpixel staat. Door de capaciteiten goed te kiezen kan men ervoor zorgen dat er zich nooit meer dan 1 subpixel op de flank van de transmissiecurve bevindt, zodat de invloed van de kijkrichting afneemt. De uniformiteitsproblemen blijven bij deze methode wel grotendeels bestaan, want de capaciteiten moeten bijvoorbeeld zeer gelijk zijn over het ganse display.

Tijdsintegratie door het menselijk oog kan gebruikt worden wanneer het LC-materiaal voldoende snel reageert ($\ll 20$ ms), zodat ieder frame kan opgesplitst worden in een aantal subframes die consecutief worden ingeschreven. Indien al deze subframes hetzelfde gewicht hebben, kan men met N subframes slechts $N+1$ grijswaarden bekomen (een pixel kan 0, 1, ... of N keer “aan” zijn per frame). Men kan echter aan ieder subframe een verschillend gewicht toekennen door de selecteer-spanningen te variëren tussen de subframes. Deze werkwijze lijkt qua uitvoering op de methode van RMS-integratie van de spanning door het LC-materiaal, maar de resulterende transmissie is nu

$$T_{eff} = \frac{1}{N} \sum_{n=1}^N b_n T(V_n) \quad (4)$$

waarbij dezelfde notaties gebruikt werden als op pagina 57. Er zijn nu 2^N grijswaarden mogelijk. Aangezien in deze methode opnieuw gesteund wordt op het gedrag van de transmissiecurve $T(V)$ in het overgangsgedrag, heeft ze alle nadelen die reeds hoger opgesomd werden. Een andere manier om de subframes verschillende gewichten te geven, en die ik tot nu toe nog nergens heb teruggevonden in de literatuur, bestaat erin de intensiteit van de lamp te variëren tussen de verschillende subframes. Dit gaat natuurlijk enkel bij beeldschermen met backlight of bij projectie-beeldschermen. Het resultaat zal echter niet afhangen van de exacte gedaante van de $T(V)$ -curve. Specifieke nadelen van deze methode zijn het duurdere belichtingssysteem en het extra licht- en tijdverlies doordat de lamp moet afgeschakeld (of afgeschermd) blijven tijdens het inschrijven van ieder subframe. In feite zijn dit dezelfde nadelen die optreden bij de “frame-sequential color” methode om kleurenbeelden te bekomen [43].

Tot slot geef ik een samenvattende tabel met de eigenschappen van de verschillende methoden om grijswaarden te implementeren in AMLCD's.

Opmerkingen :

- (i) “Lichtverlies” kan optreden wanneer de hoogst bereikbare transmissie lager is dan de saturatiewaarde van de transmissiecurve.
- (ii) Een toename van het aantal TFT's in de matrix veroorzaakt een daling van de yield.
- (iii) Een “analoge” driver wordt algemeen als minder betrouwbaar en complexer beschouwd dan een digitale.
- (iv) Een digitale driver kan analoge spanningen genereren mits er per uitgang een DAC wordt geïmplementeerd.

methode	intermediaire spanningen		tijdsintegratie door het oog			ruimtelijke integratie	
	analoge spanningen	tijdsintegratie verschillende subframes (LC-materialen met RMS-respons)	subframes met verschillend gewicht (verschillende spanningen subframes)	subframes met gelijk gewicht	subframes met verschillend gewicht (lampintensiteit wijzigen tussen subframes)	subpixels eigen TFT	subpixels gemeensch. TFT + capacatieve spanningsdelers
invloed kijkhoek, uniformiteit	slecht	slecht	slecht	goed	goed	goed	matig
snelheidseisen drivers per resolutie	gelijk	verhoogd	verhoogd	verhoogd (zeer veel indien veel grijswaarden)	verhoogd, plus extra tijdverlies tussen subframes	verhoogd	gelijk
lichtverlies	geen	geen	wel	geen	wel	geen	geen
toename aantal TFT's (yield↓)	geen	geen	geen	geen	geen	wel	geen
LC-materiaal	om het even	RMS	snel	snel	snel	om het even	om het even
implicaties voor driver	analoog of DAC	digitaal	digitaal	digitaal	digitaal	digitaal	analoog of DAC

Uit deze tabel besluit ik dat de methode van de tijdsintegratie met gelijkwaardige subframes de beste is in het geval dat het gewenste aantal grijswaarden klein is (≤ 4) en men de beschikking heeft over een snel LC-materiaal. Wil men een groot aantal grijswaarden (bv. 2^3 of meer), dan is ruimtelijke integratie de aangewezen methode. Voor projectie-doeleinden kan het overwogen worden om tijdsintegratie met wijzigende lampintensiteit toe te passen, alhoewel voor deze toepassing de kijkhoekafhankelijkheid eigenlijk veel minder een rol speelt.

Heeft men te maken met een materiaal zoals het zogenaamde Polymer Dispersed Liquid Crystal of PDLC, waarvan de transmissiecurve slechts een kleine intrinsieke hoekafhankelijkheid vertoont, dan kan men toch analoge spanningen gebruiken, op voorwaarde dat de uniformiteit over het display goed is en er geen hysteresis in het LC-materiaal optreedt.

3.3 Gekozen schema in detail

Ik heb uiteindelijk gekozen voor een driver van het SLB-type, vooral omwille van de snelheidsvoordelen en het totaal ontbreken van de beeltdafluigingsproblemen. De stelling dat een SLB-driver, omdat die beperkt is tot digitale informatie, minder geschikt zou zijn om grijswaarden te realiseren, wordt in voorgaande paragraaf weerlegd.

Het voorgestelde schema is vergelijkbaar met dat van Igor De Rycke, met dien verstande dat de n-type invertors werden vervangen door complementaire invertors. Na de eerste experimenten met bottomgate Ge-TFT's en complementaire bottomgate Ge/CdSe invertors heb ik, om redenen die reeds besproken werden in hoofdstuk 2, besloten om als alternatief ook depletie-load invertors te implementeren, waarbij de Ge-TFT, zoals in een resistieve load invertor, als een soort weerstand gebruikt wordt.

Het volledige schema van 1 bit van het oorspronkelijk voorgestelde drivercircuit wordt getoond in Fig. 19. In Fig. 20 zien we het tijdsdiagram van de kloksignalen.

Het schuifregister is van het 2-fasig geklokte dynamische type. De vergrendelschakeling ("latch") bestaat uit twee rug aan rug geschakelde invertors. Het buffer omvat twee brede




Fig. 19 Het voorgestelde drivercircuit (versie met complementaire invertors). De W/L 's zijn uitgedrukt in μm , maar zijn enkel indicatief. Dit schema leunt dicht aan bij de uiteindelijke layout.

poly-CdSe TFT's die de busbar verbinden met de select- of de non-select-spanning. Tussen de drie blokken staan pass-TFT's.

Het schuifregister wordt geklokt door ϕ_1 en ϕ_2 en krijgt zijn data van de "Data"-input. Wanneer ϕ_1 hoog is, wordt de ingangscapaciteit van de eerste invertor opgeladen door deze data en laadt de tweede invertor de ingangscapaciteit van de derde op. De output van de eerste invertor wordt op dat moment niet belast, omdat ϕ_2 laag is en de tweede pass-TFT dus afgeknepen is. Na een halve klokperiode wordt ϕ_1 terug laag en ϕ_2 hoog. De geïnverteerde data worden nu overgeheveld op de tweede invertor, die nu niet belast is. Wanneer na nog een halve klokperiode ϕ_1 terug hoog wordt, zijn de data dus over een bit (2 invertors) verschoven. Aangezien de goede werking van dit type schuifregister steunt op het behoud van de lading op de ingangscapaciteit van iedere invertor gedurende een halve klokperiode, moet de klokfrequentie voldoende hoog zijn. Daarom noemt men dit een dynamisch schuifregister. Als de pass-TFT's (of desgevallend CMOS-schakelaars) niet genoeg afknijpen of indien we bij zeer lage klokfrequenties werken, moet een extra capaciteit voorzien worden, parallel met de input van iedere invertor. Dit zal echter de

maximale klokfrequentie doen afnemen. Onze CdSe-TFT's knijpen voldoende af en daarom is zo een capaciteit hier niet nodig.

Doordat ϕ_3 laag is, wordt het schuifregister praktisch niet belast tijdens het inschuiven van de data. Merk trouwens de plaatsing op van de pass-TFT die het schuifregister verbindt met de latch. Indien deze TFT lager stond, dan zouden de outputs van het schuifregister tijdens het schuiven capaciteef belast worden door de crossovers met ϕ_1 , de massalijn van het schuifregister en ϕ_3 .




Fig. 20 Tijdsdiagram van de data- en kloksignalen.

Nadat een hele lijn data is ingeschoven, wordt de latch gereset, doordat ϕ_4 , dat is de massa van de invertors in de vergrendelschakeling, hoog wordt. Zowel de inverterende als de niet-inverterende inputs van alle bits in de latch zijn nu hoog, zodat ze een gelijke belasting zullen vormen voor alle outputs van het schuifregister. Wanneer vervolgens ϕ_3 hoog wordt, worden alle inverterende inputs via pass-TFT's met een gemeenschappelijke referentiespanning V_{Ref} verbonden en de niet-inverterende inputs met de corresponderende outputs van het schuifregister. Voor een goede werking van de driver moet V_{Ref} gelegen zijn tussen de spanning die hoort bij een lage output en die welke hoort bij een hoge output van het schuifregister. Net voordat de latch terug van het schuifregister wordt afgekoppeld door ϕ_3 laag te maken, wordt de vergrendelschakeling geactiveerd door ϕ_4 terug laag te maken. Het ladingsonevenwicht dat bestond tussen de inputs van de twee invertors in de latch wordt dan door de mutuele positieve terugkoppeling versterkt totdat de inverter die oorspronkelijk de hoogste inputspanning had een inputspanning gelijk aan V_{LL} krijgt en de andere inverter een inputspanning gelijk aan de massa. De digitale data zijn op dat ogenblik in de latch gestockeerd en het schuifregister is klaar om de volgende datalijn in te schuiven. Ondertussen wordt ϕ_5 hoog en de outputs van de latch sturen de buffer-TFT's aan. Eén van de TFT's staat in geleiding; de andere staat afgeknepen. Daardoor wordt de busbar verbonden met V_s (select-spanning) ofwel met V_{ns} (non-select-spanning).

De reden waarom we overal pass-TFT's gebruiken in plaats van de meer gebruikelijke CMOS schakelaars is de te positieve drempelspanning en daarmee samenhangend de slechte AAN/UIT-verhouding van de Ge-TFT's.

Voor een meer gedetailleerde beschrijving van de werking van dit type van stuurcircuit (abstractie gemaakt van de invertors) verwijs ik naar [27] of naar het doctoraat van Igor De Rycke [16].

3.4 Simulaties

3.4.1 Inleiding

Bij het ontwerp van een circuit streeft men begrijpelijkerwijze naar optimale prestaties in de beoogde toepassing. Een geschikte keuze van het type van circuit is een eerste belangrijke stap in deze richting. Daarom is een voorafgaande grondige literatuurstudie onontbeerlijk. Het is echter niet voldoende. De prestaties van een circuit zijn immers het gevolg van een combinatie van de transistorkarakteristieken, het type van circuit en de dimensionering van de componenten. De beste keuze van het circuittype kan zelfs afhangen van de experimentele transistorkarakteristieken. Vandaar dat ik niet onmiddellijk het finale circuit, maar eerst afzonderlijke transistors en enkele belangrijke digitale bouwstenen heb gerealiseerd. De evolutie van eenvoudige Ge-TFT's en CdSe-TFT's naar het complete drivercircuit verliep meer bepaald in 3 fasen, corresponderend met 3 maskersets (zie hoofdstuk 5). Een zuiver heuristische methode om de dimensionering van de componenten te optimaliseren, door de afzonderlijke bouwstenen te realiseren met een grote reeks mogelijke dimensioneringen en achteraf de werking ervan te evalueren, is echter niet uitvoerbaar vanwege het grote aantal vrijheidsgraden en de trage en dure feedback via maskerontwerp, maskerprocessing, circuitprocessing en uiteindelijk circuitmetingen. Vandaar dat ik voor iedere maskerset een beroep heb gedaan op circuitsimulaties om op voorhand een idee te krijgen van het gedrag van de bouwstenen. Daardoor kon ik mij beperken tot het implementeren van dié bouwstenen die in de simulaties goed naar voor kwamen. De dimensioneringen van de transistors werden bovendien slechts gevarieerd in een beperkt gebied rondom de theoretisch verwachte optimale waarde. Op die manier kon het aantal vrijheidsgraden beperkt worden zodanig dat drie maskersets volstonden om tot het uiteindelijke stuurcircuit te komen.

Alles samen werd een groot aantal circuits in verschillende omstandigheden (frequentie, voedingsspanning, ...) gesimuleerd. Aangezien het hier een enorme hoeveelheid informatie betreft, vat ik in deze sectie slechts enkele van de voornaamste simulatieresultaten samen. Ik beperk mij hierbij dan nog tot de laatste reeks simulaties, namelijk die vertrekkende van de transistorkarakteristieken die ik bereikt heb met de uiteindelijke technologie.

Alle simulaties die hier worden besproken werden uitgevoerd met de MOSFET-modellen van SPICE 2G5. Voor het invoeren van de netwerkgegevens heb ik gebruik gemaakt van het programma MicroCap III van Spectrum Software.

De volgende tabel vat de gebruikte device-karakteristieken samen (zie ook hoofdstuk 2). Ter vergelijking worden ook de karakteristieken van de topgate TFT's gegeven (cfr. [16] en [17]).

	μ_p ($\text{cm}^2/\text{V}\cdot\text{s}$)	$V_{T,p}$ (V)	μ_n ($\text{cm}^2/\text{V}\cdot\text{s}$)	$V_{T,n}$ (breed) (V)	$V_{T,n}$ (vierkant) (V)	$C_{GSO} = C_{GDO}$ (pF/m)	t_{ox} (nm)
bottomgate	7.5	15	90	0.5	1.5	107	321
topgate	10	-2	63	0.5	1.5	400	108

De oxidediktes t_{ox} zijn omgerekende waarden, omdat SPICE er altijd van uitgaat dat $\epsilon_{ox} = 3.9$, de diëlektrische constante van SiO_2 . Een Al_2O_3 -film ($\epsilon_{ox} = 9.0$) van 250 nm bijvoorbeeld resulteert zo in $t_{ox} = 3.9 / 9.0 \times 250 = 108$ nm. Bij al de hier besproken simulaties wordt een $25\mu\text{m}$ technologie verondersteld (kanaallengtes gelijk aan $25\mu\text{m}$).




Fig. 21 Algemene statische invertorkarakteristiek; betekenis van kipspanning en ruismarges

3.4.2 Statische invertorkarakteristieken

3.4.2.1 Terminologie

Beschouwen we de algemene invertorkarakteristiek $V_{out} = \mathfrak{S}(V_{in})$ getoond in Fig. 21. Algemeen hebben \mathfrak{S} en \mathfrak{S}^{-1} drie snijpunten. Deze snijpunten komen overeen met de werkingpunten van de bistabiele schakeling die men bekomt door twee invertors antiparallel te schakelen, zodanig dat de output van de eerste als input van de tweede fungeert, en omgekeerd. De punten (V_0, V_1) en (V_1, V_0) met $V_0 = \mathfrak{S}(V_1)$ en $V_1 = \mathfrak{S}(V_0)$ zijn de stabiele werkingpunten; het punt (V_k, V_k) met $V_k = \mathfrak{S}(V_k)$ is het instabiele werkingpunt. V_k wordt ook de kipspanning van de invertor genoemd. Bij een cascade van een groot en oneven aantal identieke invertors, zal de uitgang van de laatste invertor gelijk zijn aan V_0 indien de ingangsspanning V_{in} van de eerste invertor groter dan V_k is en V_1 indien V_{in} kleiner is dan V_k . De absolute waarde van de (negatieve) helling van de invertorkarakteristiek in het kippunt,

$$G = - \left. \frac{dV_{out}}{dV_{in}} \right|_{V_{in}=V_k} \quad (5)$$

wordt de gain of winstfactor van de invertor genoemd. Samen met de ruismarges vormt hij een maat voor de kwaliteit van de statische invertorkarakteristiek. De ruismarges zijn de horizontale afstanden, in volt uitgedrukt, van de stabiele werkingpunten tot de punten waar de invertorkarakteristiek een helling -1 heeft. Er is dus een linker- en een rechter ruismarge, respectievelijk aangeduid met $V_{nm,l}$ en $V_{nm,r}$. In het ideale geval ligt V_k in het midden tussen V_0 en V_1 , is G oneindig en geldt dat

$$V_{nm,l} = V_{nm,r} = \frac{V_1 - V_0}{2} \quad (6)$$




Fig. 22 Verschillende invertortypes die het onderwerp hebben uitgemaakt van circuitsimulaties

3.4.2.2 Simulatiere resultaten

In Fig. 22 ziet U de 4 types gesimuleerde invertors. Vooreerst de complementaire invertor (a), waarvan het oorspronkelijk de bedoeling was om hem als basisbouwsteen van al mijn circuits te gebruiken. Verder ter vergelijking de n-type invertor (b) zoals die gebruikt werd door Jan Vanfleteren en Igor De Rycke. Nadat evenwel gebleken was dat het in de bottomgate technologie niet mogelijk zou zijn om enhancement Ge-TFT's te realiseren, ontstond het idee om zogenaamde resistieve load invertors te implementeren, waarbij de Ge load TFT vervangen werd door een weerstand. Aangezien de Ge-TFT's in sterke mate van het depletie-type zijn, heeft deingangsspanning V_{in} in het interval $[0, V_{BB}]$ namelijk relatief weinig invloed (in vergelijking met V_{out}) op de door de Ge-TFT's gevoerde stroom. Een resistieve load invertor zou daarom een vergelijkbare statische invertorkarakteristiek hebben, maar een kleinere inputcapaciteit, namelijk enkel bestaande uit de gatecapaciteit van de n-type driver-TFT, en zou daardoor sneller moeten zijn. Een invertor met depletie-load bleek in onze technologie echter gemakkelijker te implementeren en zou dezelfde voordelen vertonen. Bij dit type van invertor (c) wordt de gate-elektrode van de germanium-TFT verbonden met de positieve voedingsspanning in plaats van met de input. Het resultaat is dat de Ge-TFT zich bij $V_{BB} - V_{out} \ll V_{T,p}$ als een weerstand gedraagt. De

stroom door deze “weerstand” satureert bij $V_{BB} - V_{out} = V_{T,p}$. Ik heb simulaties uitgevoerd op zowel deze depletie-load invertors als echte resistieve load invertors (d). De volgende figuren vatten enkele resultaten van deze simulaties samen.




Fig. 23 Statische invertorkarakteristieken van complementaire en depletie-load invertors, a.f.v. W/L van de Ge-TFT

Fig. 23 toont de statische invertorkarakteristieken van de complementaire (C) en depletie-load (D) invertors, voor verschillende waarden van de W/L -verhouding van de Ge-TFT's, bij een voedingsspanning van 20 V. Als gevolg van het depletie-karakter van de Ge-TFT's hebben de complementaire invertors een relatief lage gain en kleine ruismarges. De logische nul aan de uitgang komt ook niet overeen met nul volt. Hoe breder de Ge-TFT, hoe slechter dit nulniveau en hoe kleiner G . Bij de D-invertors is de V_{GS} van de Ge-TFT steeds gelijk aan 0, zodat het nulniveau (dat terloops gezegd hetzelfde is als bij de C-invertor, aangezien de maximale waarde van V_{in} gelijk is aan V_{BB}) al bij lagere ingangsspanningen benaderd wordt. Daardoor verloopt de karakteristiek steiler rond het kippunt en is de gain hier groter. Ook de ruismarges zijn breder. In het geval van een depletie p-type transistor is dit type van invertor dus zowel statisch als dynamisch (kleinere ingangscapaciteit) beter dan een complementaire invertor. De statische vermogendissipatie van de onbelaste invertor is zowel in de toestand ($V_{in} = V_1$) als in de toestand ($V_{in} = V_0$) gelijk aan die van de complementaire. In de toestand ($V_{in} = V_0$) is deze vermogendissipatie nul. De D-invertor kan bij een hoge uitgangsspanning minder stroom leveren dan de C-invertor, maar kan bij een lage uitgangsspanning meer stroom “sinken” (afvoeren).

Fig. 24 vergelijkt van elk type van invertor een typische karakteristiek. Het is duidelijk dat zowel qua gain als qua ruismarges de depletie-load invertor beter is dan alle andere gesimuleerde types. Bij de simulaties van de N-invertor werd $V_{GG} = 30$ V genomen. Voor de R-invertor heb ik de weerstand zodanig gekozen dat het lage uitgangsniveau gelijk is aan dat van de D- en C-invertor.




Fig. 24 Vergelijking van typische statische invertorkarakteristieken van de 4 soorten van invertors




Fig. 25 Eerste twee bits van een D-type DSR, zoals gebruikt bij de SPICE simulaties

3.4.3 Dynamische schuifregisters

3.4.3.1 Terminologie en criterium voor goede werking

Hoe kunnen we door simulatie te weten komen tot welke frequentie een dynamisch schuifregister nog naar behoren werkt?

Het is onmogelijk om voor elke bitreeks die kan optreden een reeks simulaties te verrichten voor verschillende frequenties en dan te kijken tot welke frequentie alle bitreeksen foutloos worden doorgeschoven. Gelukkig is dat ook niet nodig. Het blijkt immers dat de werking van een schuifregister vrij abrupt stopt als functie van de klokfrequentie, en dit vrijwel onafhankelijk van de doorgeschoven bitsequentie. In de praktijk

zullen we kijken of één van de moeilijkste denkbare bitsequenties, namelijk een (lange) reeks nullen, gevolgd door 1 eentje, opnieuw gevolgd door een reeks nullen, foutloos wordt doorgeschoven. We controleren dit door de eerste twee bits van het schuifregister te simuleren (zie Fig. 25) en de inputspanning van de vierde invertor (vierde halve bit) te bestuderen als functie van de tijd. Bij de simulaties nemen we als begintoestand die waarbij de inputs van de oneven invertors laag zijn en die van de even invertors hoog. Dit komt overeen met de situatie na het doorschuiven van een groot aantal nullen. Op ($t=0$), vlak voor de eerste klokpuls van ϕ_1 wordt dan de input van het schuifregister hoog gedurende 1 klokperiode. Bij de tweede klokpuls van ϕ_2 wordt bij een goede werking van het schuifregister de input van de vierde invertor laag en blijft dit tot aan de derde klokpuls van ϕ_2 . Dan wordt deze inputspanning terug hoog. Indien de input van de vierde invertor tijdens de derde puls van ϕ_1 voldoende laag wordt en tijdens de vierde puls voldoende hoog, dan zullen we zeggen dat het schuifregister nog naar behoren werkt. Het is echter handig om de werking van het schuifregister in één getal te kunnen uitdrukken. Daarom definiëren we Δ , het niveauverschil van het schuifregister, als

$$\Delta = V_u - V_d \tag{7}$$




Fig. 26 Resultaat van de transiëntanalyse van een dynamisch schuifregister met D-type invertors bij 1 MHz. ($W/L(Ge)=3$)

met V_d de inputspanning van de vierde invertor gedurende de derde klokpuls van ϕ_1 en V_u de inputspanning van deze invertor gedurende de vierde klokpuls van ϕ_1 .

Als arbitrair maar zeer goed bruikbaar criterium stellen we dan dat Δ groter moet blijven dan de helft van de voedingsspanning.

3.4.3.2 Simulatieresultaten

Fig. 26 stelt de grafische output voor van de simulatie van het dynamisch schuifregister met depletie-load invertors met $W/L(Ge) = 3$ (zie Fig. 25) bij een klokfrequentie van 1 MHz. We zien de klok ϕ_1 en de inputspanningen van de tweede (2), de derde (3) en de




Fig. 27 Transiëntanalyse van D-type DSR met $W/L(\text{Ge})=3$ bij 2 MHz

vierde (4) invertor als functie van de tijd. In deze figuur wordt ook Δ aangeduid.




Fig. 28 Transiëntanalyse van C-type DSR met $W/L(\text{Ge})=1$ bij 2 MHz

In Fig. 27 zien we het resultaat van de simulatie van hetzelfde schuifregister bij 2 MHz.

Fig. 28 toont de werking van het complementaire schuifregister met $W/L(\text{Ge}) = 1$ bij 2 MHz.

Om papier te sparen vat ik alle simulatieresultaten bondig samen in de volgende 5 figuren. Fig. 29 toont Δ van de complementaire dynamische schuifregisters als functie van de klokfrequentie met de W/L van de Ge-TFT's in de invertors als parameter. De maximaal haalbare klokfrequentie bedraagt ongeveer 3 MHz en wordt bereikt voor $W/L(\text{Ge}) = 1$.

Fig. 30 toont de Δ van de dynamische schuifregisters met depletie-load invertors. Hier bedraagt de maximale klokfrequentie ongeveer 5 MHz en wordt ze bereikt voor $W/L(\text{Ge}) \approx 3$.




Fig. 29 Δ van het C-type DSR als functie van de frequentie met $W/L(\text{Ge})$ als parameter




Fig. 30 Δ van D-type DSR als functie van de klokfrequentie, met $W/L(\text{Ge})$ als parameter

In Fig. 31 wordt dezelfde informatie als in Fig. 30 nog eens voorgesteld, ditmaal als functie van de W/L van de Ge-TFT's en met de klokfrequentie als parameter. Het maximum van Δ bij $W/L(\text{Ge}) \approx 3$ valt op die manier beter op.

Fig. 32 toont Δ van de N-type DSR's als functie van de frequentie. Uit deze grafiek leiden we een maximale frequentie van iets minder dan 2 MHz af, in overeenstemming met de resultaten van Igor De Rycke [27].

Fig. 33 tenslotte vat de simulatieresultaten van de R-type DSR's samen. Hier verwachten we een maximale klokfrequentie van ongeveer 4 MHz.




Fig. 31 Δ van D-type DSR als functie van $W/L(\text{Ge})$, met de klokfrequentie als parameter. Vergelijk met Fig. 30




Fig. 32 Δ van N-type invertor. De voedingsspanning V_{BB} bedroeg hier 10 V; V_{GG} was 30 V

3.4.4 Besluit

Uit onze simulaties volgt dat de depletie-load invertor zowel qua statisch als qua dynamisch gedrag het best geschikt is voor onze toepassing. De ideale breedte-lengte-verhouding van het kanaal van de p-type TFT's ligt daarbij ergens rond de 3. Een 2-fasig geklokt dynamisch schuifregister met dit type van invertor moet een klokfrequentie van ongeveer 5 MHz aankunnen.

De complementaire invertors zijn het snelst voor $W/L(\text{Ge})=1$ en halen dan een klokfrequentie van 3 MHz.

Gelet op deze resultaten heb ik in de laatste maskerset zowel complementaire als depletie-load schuifregisters geïmplementeerd met geometrische verhoudingen van 1 tot 3 respectievelijk 1 tot 4. Ook voor de volledige drivercircuits heb ik het aantal verschillende




Fig. 33 Δ van het R-type schuifregister met $R = 650 \text{ k}\Omega$

uitvoeringen sterk kunnen beperken (zie hoofdstuk 5)

3.5 Andere toepassing : SSR voor bargraph-display

Bij het bestuderen van de literatuur was ik op zoek naar zo snel mogelijke aanstuurmethoden. Er zijn echter ook toepassingen denkbaar van dunne-filmcircuits waarbij de snelheid niet de eerste vereiste is. Een voorbeeld van zo een toepassing is de aansturing van een guest-host liquid crystal display met een middelgroot aantal pixels (enkele tientallen tot enkele honderden). Guest-host LCD's worden gebruikt in toepassingen waar een grote kijkhoek en een helder, schaduwvrij beeld gewenst is met een grote oppervlakte, bijvoorbeeld in aankondigingsborden voor luchthavens of in dashboardpanelen. De transmissiecurve van zo een display vertoont echter hysteresis, zodat de voor de hand liggende passieve-matrixadressering niet kan gebruikt worden. Meestal worden alle pixels van deze displays daarom afzonderlijk aangestuurd, zoals ook in zeven-segments horloge-displays gebeurt. Zodra er meer dan enkele tientallen pixels zijn, begint de interconnectie van het display met de aanstuurelektronica echter zwaar door te wegen op de totale systeemkost. De enige oplossing bestaat erin de pixels te adresseren met een actieve matrix. Gezien het maar AMLCD-maatstaven uiterst lage aantal pixels, zal de matrix-yield ongeveer honderd procent bedragen, zodat de produktiekost van het display niet sterk zal toenemen. Verder is het bij deze toepassing, veel meer nog dan bij de megapixel-AMLCD's, zeker doenbaar om geïntegreerde drivers te gebruiken. De snelheids- en resolutie-eisen zijn hier immers niet hoog, zodat meer redundantie en fouttolerantie kan ingebouwd worden. Ook kunnen de meer betrouwbare statische schuifregisters gebruikt worden, in plaats van de snellere, maar parameter-gevoelige dynamische schuifregisters.

We bekijken het realistische voorbeeld van een zogenaamd bargraph-display, dat gebruikt wordt als quasi-analoge (digiloge) aanduiding in allerlei meetapparaten, zoals multimeters,

kilometertellers, enz. Zo een bargraph bestaat uit 1 of enkele reeksen van pixels, typisch enkele tientallen per reeks. Iedere reeks stemt overeen met een gemeten grootheid, bijvoorbeeld een elektrische spanning. Meestal zijn de eerste n pixels van een reeks actief, waarbij n dan de gemeten waarde voorstelt. Indien er meerdere reeksen zijn, stellen de verschillende reeksen gewoonlijk dezelfde grootheid voor, gemeten op verschillende plaatsen, op verschillende signalen of in verschillende frequentie-intervallen van één signaal. Klassiek zijn de graphic equalizers, waarin de energiedichtheid van een geluidssignaal binnen een aantal naburige frequentie-intervallen wordt weergegeven d.m.v. een bargraph-display.




Fig. 34 Bargraph-display met geïntegreerde aansturing d.m.v. statisch schuifregister

Fig. 34 stelt de eerste 8 pixels van twee reeksen van een bargraph-display met geïntegreerde aansturing voor. Het aanstuurcircuit is zeer eenvoudig en bestaat enkel uit een statisch schuifregister dat als scanner dienst doet. Een outputbuffer is niet nodig omdat de op te laden capaciteiten laag zijn (slechts enkele gate-capaciteiten per output) en de frequentie laag. De output van iedere halve bit van het schuifregister is verbonden met de gate van de corresponderende pixel-TFT's in elke reeks. De input van het schuifregister is

de synchronisatie-input van de schakeling. Verder zijn er nog twee kloksignalen, de voedingsspanningen en per reeks pixels (kolom) is er een gemeenschappelijke data-input. In totaal is het aantal externe contacten dus gelijk aan het aantal reeksen plus 5.

HOOFDSTUK 4 : Een beter TFT-model voor simulaties.

4.1 Inleiding

Traditioneel worden bij de simulaties van dunne-filmcircuits de MOSFET-modellen van SPICE gebruikt voor de TFT's. In veel gevallen zijn deze modellen inderdaad adequaat, mits de transistorparameters goed ingevuld worden, hetgeen helaas niet altijd gemakkelijk is. Alle simulaties die ik tot nu toe in dit doctoraat vermeld heb, werden ook op deze manier uitgevoerd. Naarmate we de beschikking krijgen over snellere computers, wordt het evenwel aantrekkelijker om een model te hebben dat beter aansluit bij de reële transistorkarakteristieken, zelfs als de berekeningen daardoor iets ingewikkelder worden. Vooral het gedrag van de transistors bij gatespanningen beneden de drempelspanning (het zogenaamde "sub-threshold behaviour") wordt in de courante modellen slecht afgehandeld. Het Shichmann & Hodges Level 1 model van Spice veronderstelt zelfs perfect afknijpende transistors. Level 2 is in onbruik geraakt en het ingewikkelde Level 3 model is beter geschikt om rekening te houden met korte-kanaalseffecten, maar is niet beter geschikt voor het modelleren van TFT's. In hetgeen volgt zal ik een nieuw, semi-heuristisch model voorstellen dat eigenlijk een uitbreiding is van het eenvoudige Shichmann & Hodges model maar waarmee het subthreshold-gedrag van een TFT goed kan benaderd worden. Bovendien is het in staat om het superlineair gedrag van de $I_{DS}(V_{GS})$ -curve te modelleren, dat vaak experimenteel wordt waargenomen bij polykristallijne halfgeleiders.

4.2 Statische stroomvergelijking

De klassieke Shichmann & Hodges vergelijkingen voor een n-kanaals FET zijn :

$$\left\{ \begin{array}{ll} I_{DS}=0, & V_{GS} < V_T, \quad V_{DS} > 0 \\ I_{DS} = \frac{\beta}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}), & V_{GS} > V_T, \quad V_{DS} > V_{GS} - V_T \\ I_{DS} = \beta V_{DS} (V_{GS} - V_T - \frac{V_{DS}}{2}) (1 + \lambda V_{DS}), & V_{GS} > V_T, \quad 0 < V_{DS} < V_{GS} - V_T \end{array} \right. \quad (8)$$

De uitgangsconductantieparameter λ is meestal niet van toepassing in TFT's, doordat $\lambda V_{DS} \ll 1$ is. Hij zorgt er trouwens voor dat de formules niet zonder meer bruikbaar zijn

voor het geval $V_{DS} < 0$ (source en drain omgewisseld). We zullen λ daarom weglaten in hetgeen volgt.

De vergelijkingen kunnen dan geschreven worden als

$$\left\{ \begin{array}{l} I_{DS}=0, \quad V_{GS} < V_T, \quad V_{DS} > V_{GS} - V_T \\ I_{DS} = \frac{\beta}{2} (V_{GS} - V_T)^2, \quad V_{GS} > V_T, \quad V_{DS} > V_{GS} - V_T \\ I_{DS} = \beta V_{DS} (V_{GS} - V_T - \frac{V_{DS}}{2}), \quad V_{GS} > V_T, \quad V_{DS} < V_{GS} - V_T \\ I_{DS} = -\frac{\beta}{2} (V_{GS} - V_T - V_{DS})^2, \quad V_{GS} < V_T, \quad V_{DS} < V_{GS} - V_T \end{array} \right. \quad (9)$$

Merk op dat nu wel het geval $V_{DS} < 0$ inbegrepen is.

Mits de volgende substituties door te voeren :

$$\left\{ \begin{array}{l} x = V_{GS} - V_T \\ y = V_{GS} - V_T - V_{DS} = V_{GD} - V_T \end{array} \right. \quad (10)$$

krijgen we :

$$\left\{ \begin{array}{l} I_{DS} = 0, \quad x < 0, \quad y < 0 \\ I_{DS} = \frac{\beta}{2} x^2, \quad x > 0, \quad y < 0 \\ I_{DS} = \frac{\beta}{2} (x^2 - y^2), \quad x > 0, \quad y > 0 \\ I_{DS} = \frac{\beta}{2} (-y^2), \quad x < 0, \quad y > 0 \end{array} \right. \quad (11)$$

Met behulp van de stapfunctie

$$\mu(x) = \begin{cases} 1, & x \geq 0 \\ 0, & x < 0 \end{cases} \quad (12)$$

kunnen we dit op 1 lijn schrijven als

$$I_{DS} = \frac{\beta}{2} ((x\mu(x))^2 - (y\mu(y))^2) \quad (13)$$

In deze gedaante valt de symmetrie van een TFT of een MOSFET ten opzichte van een verwisseling van source en drain veel meer op.

De uitgangsconductantieparameter λ hebben we in het begin weggelaten. Nu voeren we een naar mijn oordeel veel relevantere term V_{DS}/R_0 in die het effect van een eindige shuntweerstand representeert. Deze term zal belangrijk zijn voor het modelleren van het sub-threshold-gedrag van de TFT's. We bekommen dan

$$I_{DS} = \frac{\beta}{2} \left((x\mu(x))^2 - (y\mu(y))^2 \right) + \frac{(x-y)}{R_0} \quad (14)$$

Een typische eigenschap van TFT's is dat de overgang van sub-threshold naar super-threshold niet abrupt is, maar als gevolg van bulktrapping geleidelijk verloopt. Jan Vanfleteren heeft om dit te modelleren in zijn doctoraatsthesis de (constante) drempelspanning V_T vervangen door een drempelspanning die toeneemt van V_T tot $V_T + V_1$ volgens de tangenshyperbolicus van $(V_{GB}-V_T)/V_1$. Hierin is V_{GB} het spanningsverschil tussen de gate en de bulk in de halfgeleider. Deze hangt af van de plaats in het kanaal. De resulterende stroomvergelijkingen zijn terug te vinden in formule (2.12) op bladzijde 2.16 van zijn proefschrift. Hier volg ik een andere werkwijze, die mijns inziens een eenvoudiger resultaat oplevert, dat even goed kan gefit worden aan de meetresultaten. Het resultaat zal bovendien een gesloten uitdrukking zijn die geldig is in alle gebieden : saturatie, lineair en sub-threshold²³. We vervangen namelijk de functie $x\mu(x)$, die een knikpunt vertoont in $x=0$, door de continu afleidbare functie

$$h(x,c) = \frac{x + \sqrt{x^2 + c^2}}{2} \quad (15)$$

Fig. 35 toont deze hyperbolische benadering, samen met de oorspronkelijke functie. De parameter c (korte notatie voor V_c ; de index c staat voor 'curvature') heeft een gelijkaardige betekenis als de parameter V_1 die door Jan Vanfleteren werd ingevoerd. Hij heeft trouwens ook de dimensie volt. Bij het nagaan in de literatuur of deze aanpak origineel is, ben ik gestoten op enkele auteurs die min of meer gelijkaardige technieken toepassen teneinde continue overgangen tussen de gebieden beneden en boven threshold [44] of tussen saturatiegebied en lineair gebied [45] te bekommen. Hun becommernis is eveneens het vereenvoudigen van de simulaties door het beschikken over één enkele continue formule. Mijn methode, die de gelijkwaardige grootheden $V_{GS}-V_T$ en $V_{GD}-V_T$ op gelijke manier behandelt, doet beide taken tegelijk en is rekenkundig bovendien eenvoudiger dan de door hen gebruikte methodes, respectievelijk steunend op de functie $\arctan(x)$ en $(1+x^m)^{1/m}$.

Als laatste verfijning van het model vervangen we de kwadraten in de stroomvergelijking door de exponent κ (kappa). Dit vergemakkelijkt het fitten aan het experimenteel waargenomen superlineaire gedrag van de $I_{DS}(V_{GS})$ -curve. Het invoeren van andere exponenten

²³Dit is in tegenstelling met Jans model, dat naargelang het gebied drie verschillende uitdrukkingen oplevert en de sub-threshold-stroom zelfs gelijk stelt aan nul.

dan 2 in de stroomvergelijking van een MOSFET of een TFT is trouwens niet nieuw. [46,47].




Fig. 35 Hyperbolische benadering van $x\mu(x)$.

De uiteindelijke stroomvergelijking wordt dus :

$$I_{DS} = \frac{B}{2} (h^\kappa(x,c) - h^\kappa(y,c)) + \frac{(x-y)}{R_0} \quad (16)$$

of, voluit geschreven :

$$I_{DS} = \frac{B}{2} \left[\left(\frac{V_{GS} - V_T + \sqrt{(V_{GS} - V_T)^2 + V_c^2}}{2} \right)^\kappa - \left(\frac{V_{GS} - V_T - V_{DS} + \sqrt{(V_{GS} - V_T - V_{DS})^2 + V_c^2}}{2} \right)^\kappa \right] + \frac{V_{DS}}{R_0} \quad (17)$$

Ik heb hierin de transconductantie β vervangen door een parameter B, om te beklemtonen dat deze parameter niet noodzakelijk de dimensie $\mu A/V^2$ heeft, maar algemeen $\mu A/V^\kappa$. Het zou nog beter zijn een nieuwe terminologie in te voeren voor B en κ . Men zou bijvoorbeeld kunnen spreken van de preterconductantie B en de preterconductantie-exponent κ .

De opgestelde vergelijking is bruikbaar voor alle waarden van V_{GS} en V_{DS} .

In appendix 4 wordt een minder intuïtieve afleiding gegeven van deze formule.

4.3 Dynamisch gedrag

We nemen met Meyer [48] aan dat alle dynamische effecten kunnen worden gemodelleerd door de introductie van een gate-source capaciteit C_{GS} en een gate-drain capaciteit C_{GD} .




Fig. 36 3D-voorstelling van C_{GS} als functie van $x=V_{GS}-V_T$ en $y=V_{GD}-V_T$. De lijn die overeenkomt met $V_{DS}=2V$ wordt ook getoond.




Fig. 37 3D-voorstelling van C_{GD} als functie van $x=V_{GS}-V_T$ en $y=V_{GD}-V_T$. De lijn die overeenkomt met $V_{DS}=2V$ wordt ook getoond.

In appendix 4 wordt aangetoond dat in deze quasi-stationaire benadering de capaciteiten kunnen geschreven worden als

$$C_{GS} = \frac{2}{3}C_i \frac{h(x,c)[h(x,c)+2h(y,c)]}{[h(x,c)+h(y,c)]^2} \frac{h(x,c)}{2h(x,c)-x} \quad (18)$$

en




Fig. 38 C_{GS} en C_{GD} als functie van $V_{GS}-V_T$ bij constante $V_{DS}=2V$.

$$C_{GD} = \frac{2}{3} C_i \frac{h(y,c)[h(y,c)+2h(x,c)]}{[h(y,c)+h(x,c)]^2} \frac{h(y,c)}{2h(y,c)-y} \quad (19)$$

waarbij dezelfde veralgemeningen²⁴ zijn toegepast als bij formule (16). Fig. 36-Fig. 38 tonen een driedimensionale voorstelling van de functies $C_{GS}(x,y)$ en $C_{GD}(x,y)$ en een doorsnede voor $x-y = V_{DS} = 2V$. In al deze figuren is $c = V_c = 0.2 V$.

4.4 Implementatie in simulatieprogramma.

Het programma Micro-Cap III van Spectrum Software, dat ik tot nu toe voornamelijk gebruikt heb als grafische “front-end” voor de invoer van circuits in SPICE, is ook bruikbaar om simulaties mee uit te voeren. Een mathematische coprocessor is daarbij echter geen overbodige luxe. Aangezien ik ten tijde van de eerste simulaties daar niet kon over beschikken, heb ik de simulaties met SPICE uitgevoerd (op een VAX computer). Intussen is die coprocessor er wel en is het mogelijk om voordeel te halen uit de extra mogelijkheden van MicroCap, zoals het definiëren van niet-lineaire spanningsafhankelijke stroombronnen en het creëren van macro’s (vergelijkbaar met de subcircuits in SPICE). Dit heeft

²⁴Behalve dan de invoering van de exponent κ . Aangezien de mobiliteit wordt weggedeeld uit de uitdrukking voor de capaciteiten, verwacht ik dat deze inconsistentie geen aanleiding zal geven tot grote fouten.

mij toegelaten om (16) te implementeren als een nieuwe component met 6 parameters, die zonder meer kan gebruikt worden in plaats van MOSFETs bij de TFT-simulaties.




Fig. 39 Vervangschema voor n-TFT en p-TFT, geïmplementeerd als macro's in het simulatieprogramma MicroCap III.

Fig. 39 toont de macro's die ik gebruikt heb om een n-TFT en een p-TFT te simuleren in MicroCap. Hierbij zijn

$$I_1 = B/2 * ((V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2}) / 2)^k$$

$$I_2 = B/2 * ((V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2}) / 2)^k$$

$$C_{GS} = \frac{2/3 * C_i * (V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2})^2 * ((V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2}) / 2 + V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2})}{(V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2}) + V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2})^2 / \sqrt{(V(G,S) - tr)^2 + c^2}}$$

$$C_{GD} = \frac{2/3 * C_i * (V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2})^2 * ((V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2}) / 2 + V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2})}{(V(G,D) - tr + \sqrt{(V(G,D) - tr)^2 + c^2}) + V(G,S) - tr + \sqrt{(V(G,S) - tr)^2 + c^2})^2 / \sqrt{(V(G,D) - tr)^2 + c^2}}$$

voor de n-type TFT en

$$I_1 = B/2 * ((V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2}) / 2)^k$$

$$I_2 = B/2 * ((V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2}) / 2)^k$$

$$C_{GS} = \frac{2/3 * C_i * (V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2})^2 * ((V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2}) / 2 + V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2})}{(V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2}) + V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2})^2 / \sqrt{(V(S,G) - tr)^2 + c^2}}$$

$$C_{GD} = \frac{2/3 * C_i * (V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2})^2 * ((V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2}) / 2 + V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2})}{(V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2}) + V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2})^2 / \sqrt{(V(D,G) - tr)^2 + c^2}}$$

$$\frac{(V(D,G) - tr + \sqrt{(V(D,G) - tr)^2 + c^2}) + V(S,G) - tr + \sqrt{(V(S,G) - tr)^2 + c^2}}{\sqrt{(V(D,G) - tr)^2 + c^2}}$$

voor de p-type TFT. ($tr=V_T$ wordt positief gekozen voor een enhancement p-type TFT en negatief voor een depletie p-type TFT, dus de definitie van $V_{T,p}$ is hier tegengesteld aan die in hoofdstuk 3.)

De waarden van B , $tr = V_T$, $k = \kappa$, $c = V_c$, R_0 en C_i worden als parameters meegegeven bij iedere TFT. Merk op dat deze macro-circuits, in tegenstelling tot de MOSFET-modellen, slechts 3 aansluitingen hebben. Het is dus niet langer nodig om de substraataansluiting op een voldoende lage (n-type) of hoge (p-type) potentiaal te brengen om te modelleren dat een TFT geen substraatstroom kent.

4.5 Parameterextractie en overeenkomst met metingen

De voornaamste drijfveer om een nieuw model te implementeren was de vaststelling dat het zeer moeilijk is om uit de meting van TFT-karakteristieken die waarden voor de MOSFET modelparameters te bepalen die de beste benadering van de gemeten TFT en daardoor ook de meest betrouwbare simulatieresultaten zouden opleveren. Daarom is het belangrijk te controleren of parameterextractie met dit nieuwe model eenvoudiger is.

De parameters B , V_T , κ , V_c en R_0 kunnen op vrij eenvoudige wijze geëxtraheerd worden uit een nauwkeurige meting van I_{DS} als functie van V_{GS} in het saturatiegebied.

In het saturatiegebied $V_{DS} - (V_{GS} - V_T) \gg V_c$ geldt immers

$$I_{DS} - \frac{V_{DS}}{R_0} = \frac{B}{2} \left(\frac{V_{GS} - V_T + \sqrt{(V_{GS} - V_T)^2 + V_c^2}}{2} \right)^\kappa = I_{TFT} \quad (20)$$

zodat

$$\frac{\partial \ln(I_{DS})}{\partial V_{GS}} = \frac{1}{I_{DS}} \frac{\partial I_{DS}}{\partial V_{GS}} = \frac{1}{I_{DS}} \frac{\partial (I_{TFT})}{\partial V_{GS}} = \dots = \frac{\kappa}{\sqrt{(V_{GS} - V_T)^2 + V_c^2} \left(1 + \frac{V_{DS}}{R_0 I_{TFT}}\right)} \quad (21)$$

Gewoonlijk is de shuntgeleiding V_{DS}/R_0 in de buurt van de drempelspanning veel kleiner dan de zuivere TFT-stroom I_{TFT} . Dan is

$$\frac{\partial \ln(I_{DS})}{\partial V_{GS}} = \frac{\kappa}{\sqrt{(V_{GS} - V_T)^2 + V_c^2}} \quad (22)$$

Deze klokvormige functie van V_{GS} bereikt een maximum, gelijk aan κ/V_c , voor $V_{GS} = V_T$. Ze is symmetrisch rond dit punt en de halve hoogte wordt bereikt in de punten

$$V_{GS} - V_T = \pm\sqrt{3} V_c \quad (23)$$

V_T is dus het punt van steilste helling van de $\log(I_{DS}(V_{GS}))$ -karakteristiek en deze steilste helling is gelijk aan

$$\frac{\kappa}{\ln(10) V_c} \quad (24)$$

De FWHM (“full width at half maximum”) van de helling is

$$2 \sqrt{3} V_c \quad (25)$$

Hieruit volgen dus in principe V_c en κ .

In de praktijk zijn er meestal onvoldoende metingen in de buurt van de drempelspanning om V_c en κ nauwkeurig te kunnen berekenen. Daarom kunnen we bij het bepalen van de parameters tewerk gaan zoals beschreven in hetgeen volgt.

Een eerste schatting van V_T wordt gemaakt door het lokaliseren van de V_{GS} -waarde die overeenkomt met de steilste helling van de $\log(I_{DS}(V_{GS}))$ -curve. Met die waarde controleren we of er voldoende metingen in het saturatiegebied gebeurd zijn, m.a.w. in het gebied van $V_{GS} - V_T$ enkele volts boven nul tot enkele volts²⁵ kleiner dan V_{DS} . In dit gebied kunnen we schrijven dat

$$I_{DS} = \frac{B}{2} (V_{GS} - V_T)^\kappa \quad (26)$$

zodat

$$\frac{1}{\frac{\partial \ln(I_{DS})}{\partial V_{GS}}} = \frac{V_{GS} - V_T}{\kappa} \quad (27)$$

Door de best passende rechte te construeren aan het inverse van de helling van de logaritmische stroomkarakteristiek in het saturatiegebied bekommen we dus V_T en κ .

Zijn er geen of niet voldoende metingen in het saturatiegebied, dan zijn er wellicht veel metingen in het lineair gebied ($V_{GS} - V_T - V_{DS} \gg V_c$) gebeurd. Beschouwen we enkel de metingen waarvoor geldt dat $V_{GS} - V_T \gg V_{DS}$, dan volgt uit een korte berekening dat

$$I_{DS} = \frac{B}{2} (V_{GS} - V_T)^\kappa \left(\kappa \frac{V_{DS}}{V_{GS} - V_T} + \text{orde} \left(\frac{V_{DS}}{V_{GS} - V_T} \right)^2 \right) \quad (28)$$

²⁵eigenlijk zou dit moeten zijn ‘enkele V_c ’, maar V_c is op dit ogenblik nog niet bekend.

terwijl

$$\frac{\partial I_{DS}}{\partial V_{GS}} = \kappa \frac{B}{2} (V_{GS} - V_T)^{\kappa-1} \left((\kappa-1) \frac{V_{DS}}{V_{GS} - V_T} + \text{orde} \left(\frac{V_{DS}}{V_{GS} - V_T} \right)^2 \right) \quad (29)$$

zodat we voor deze metingen kunnen schrijven dat

$$\frac{1}{\frac{\partial \ln(I_{DS})}{\partial V_{GS}}} = \frac{V_{GS} - V_T}{\kappa - 1} \quad (30)$$

Ook in dit geval kunnen V_T en κ dus gevonden worden door het fitten van een rechte aan het inverse van de helling van de logaritmische stroomkarakteristiek. In beide gevallen volgt V_c dan uit de maximum waarde van deze helling, κ/V_c .

R_0 volgt uit de uitstroom voor voldoende lage V_{GS} :

$$V_T - V_{GS} \gg V_c \Rightarrow I_{DS} = \frac{V_{DS}}{R_0} \quad (31)$$

De preterconductantie B kan gevonden worden uit de stroom bij de maximale waarde van V_{GS} ,

$$B = \frac{2^{\kappa+1} I_{\max}}{\left(V_{GS,\max} - V_T + \sqrt{(V_{GS,\max} - V_T)^2 + V_c^2} \right)^\kappa - \left(V_{GS,\max} - V_T - V_{DS} + \sqrt{(V_{GS,\max} - V_T - V_{DS})^2 + V_c^2} \right)^\kappa} \quad (32)$$

Ik heb deze werkwijze trouwens geïmplementeerd in een computerprogramma, waarmee op dit ogenblik reeds automatische parameterextracties uit opgemeten karakteristieken worden uitgevoerd.

$C_i = W(L-L_D) \epsilon_{ox} \epsilon_0 / t_{ox}$ kan uit procesparameters gehaald worden (L_D is de inkorting van de effectieve kanaallengte als gevolg van indiffusie van de source- en draincontacten; t_{ox} is de isolatordikte) of afgeleid uit metingen van de ingangscapaciteit $C_{iss} = C_{GS} + C_{GD}$ (= C_i in het saturatiegebied.)

Bij wijze van illustratie wordt in Fig. 40, Fig. 41 en Fig. 42 de overeenkomst getoond tussen de experimentele en de gesimuleerde ingangs- en uitgangskarakteristieken van een pixel-TFT. De waarden van de parameters waren :

$$\begin{aligned} B &= 1.1 \cdot 10^{-7} \text{ A/V}^\kappa & V_c &= 0.27 \text{ V} \\ V_T &= 0 \text{ V} & R_0 &= 2 \cdot 10^{13} \Omega \\ \kappa &= 2.32 \end{aligned}$$




Fig. 40 Gesimuleerde en gemeten lineaire $I_{DS}(V_{GS})$ -karakteristiek van een pixel-TFT.




Fig. 41 Gesimuleerde en gemeten logaritmische $I_{DS}(V_{GS})$ -karakteristiek van een pixel-TFT. Een offsetstroom van $4 \cdot 10^{-13} A$ in het meettoestel veroorzaakt de afwijking voor $V_{DS}=1V$ bij lage V_{GS} .

De overeenkomst tussen de gemeten en de berekende karakteristieken is duidelijk veel beter dan met de klassieke MOSFET-modellen kan bekomen worden en dit over een groot bereik van V_{DS} en V_{GS} .

Ook de p-type Ge-TFT's kunnen met dit model veel beter voorgesteld worden.




Fig. 42 Gesimuleerde en gemeten lineaire $I_{DS}(V_{DS})$ -karakteristiek van een pixel-TFT.

4.6 Besluit : voor- en nadelen van het model.

4.6.1 Voordelen

- Het nieuw voorgestelde TFT-model is eenvoudiger dan de SPICE-modellen level 2 en 3.
- Het is bovendien beter dan het level 1 model, dat een abrupte drempel veronderstelt en niet toelaat om het superlineair gedrag te beschrijven.
- Het model geeft een goede beschrijving van het waargenomen sub-threshold-gedrag van TFT's, inclusief de shuntweerstand.
- Er is slechts 1 stroomvergelijking, die geldig is in alle gebieden (lineair, saturatie, afknijpen). Dit is in tegenstelling met alle SPICE-modellen en biedt het voordeel dat het model gemakkelijk te implementeren is als een macro, zonder omslachtige procedures te moeten bedenken om rekening te houden met het werkingsgebied. Een gelijkaardige opmerking geldt voor de capaciteiten in het model.

- De stroomvergelijking en de capaciteitsvergelijkingen zijn bovendien continu afleidbaar, in tegenstelling tot de SPICE-modellen. Dit is in de meeste gevallen gunstig voor de convergentiesnelheid van de berekeningen. De simulatieresultaten bevatten ook niet de rekentechnische artefacten, zoals enorm hoge pieken in de spanningsniveaus, die bij dynamische simulaties met de SPICE-modellen soms worden waargenomen.
- Het model omvat slechts 6 parameters (7 als de source- en drain-weerstand wordt meegerekend). Er is dus zeker geen sprake van een grote redundantie in de parameters (zoals dat bijvoorbeeld bij level 3 van SPICE wel het geval is). Daardoor kunnen de parameters tamelijk eenduidig bepaald worden uit een experimentele TFT-karakteristiek.
- De parameter-extractie uit metingen is doorgaans rechttoe-rechtaan (zie vorige paragraaf).
- Het model veronderstelt slechts 3 aansluitingen, zoals een echte TFT; geen 4 zoals een MOSFET. Dit neemt de noodzaak weg om de substraataansluiting op een voldoende lage (nTFT) respectievelijk hoge (pTFT) spanning te houden om te simuleren dat er geen substraatstromen zijn. Het verlaagt bovendien het aantal knopen in het netwerk.

4.6.2 Nadelen

- De fysische interpretatie van de nieuwe parameters V_c en κ is niet onmiddellijk duidelijk. Er wordt geen rekening gehouden met temperatuursafhankelijkheid.
- Het model is meestal niet bruikbaar voor MOSFETs, aangezien de substraataansluiting ontbreekt.
- Het is wellicht mogelijk om nog een betere en fysisch meer onderbouwde functie $h(x,c)$ te vinden. Alle onderzochte alternatieven²⁶ zijn echter veel ingewikkelder en geven geen aanleiding tot spectaculair betere resultaten.

²⁶Een voorbeeld van zo een alternatieve uitdrukking is $h(x,c) = \frac{x+c \ln(2\text{ch}(\frac{x}{c}))}{2}$.

- De berekeningen zijn ingewikkelder dan in het SPICE level 1 model en vergen bijgevolg meer CPU-tijd. Dit valt vooral op bij transiënt-analyses, omdat daarbij de relatief omslachtige formules voor de capaciteiten C_{GS} en C_{GD} een grote rol spelen.

HOOFDSTUK 5 : Maskerontwerp

5.1 Inleiding

Ik heb in het kader van dit doctoraat in totaal 4 maskersets ontworpen.

De eerste tests met p-type Ge-TFT's waren gebeurd gebruik makende van de driver-maskerset van Igor De Rycke, waarop immers ook een aantal test-TFT's voorzien waren. Bij de start van mijn onderzoek kon deze maskerset niet langer gebruikt worden aangezien hij ontworpen was voor een topgate-technologie. Het was dus al heel snel nodig om een eerste maskerset te ontwerpen. Aangezien het niet uitgesloten was dat er nog wijzigingen moesten worden aangebracht aan de technologie, heb ik deze maskerset zo eenvoudig mogelijk gehouden, dat wil zeggen met weinig en eenvoudige modules. Daardoor kon het ontwerp heel snel gebeuren en ging er niet veel tijd verloren aan details²⁷ die later toch nog eens opnieuw zouden moeten uitgewerkt worden.

Deze werkwijze is zeer nuttig gebleken, aangezien de technologie inderdaad nog gevoelig gewijzigd werd, zoals we trouwens gezien hebben in hoofdstuk 2.

Nadat de technologie met behulp van de eerste maskerset grotendeels op punt was gesteld, werd een tweede maskerset ontworpen, met de belangrijkste digitale bouwstenen. Er stonden op deze tweede maskerset nog geen volledige drivers, omdat het uiteindelijke circuitontwerp nog niet vast lag. Bovendien waren de op dat ogenblik beschikbare simulatieresultaten niet voldoende betrouwbaar om gebruikt te worden bij de definitieve dimensionering van de afzonderlijke TFT's in de bouwstenen. Daarom werd iedere bouwsteen trouwens verscheidene malen in de maskerset opgenomen, met verschillende waarden voor de geometrieparameters. Deze heuristische aanpak om de geometrieparameters te optimaliseren²⁸ is hoegenaamd niet meer bruikbaar bij de realisatie van de volledige drivercircuits, omdat het grote aantal te variëren parameters daar aanleiding zou geven tot een waanzinnig groot aantal circuits, dat onmogelijk kan ondergebracht worden op 1 substraat.

Het ontwerp van deze tweede maskerset nam al heel wat tijd in beslag, omdat veel moeite werd gedaan om het aantal kruisingen in de circuits te minimaliseren, evenals de afmetingen van de circuits. Dit was enerzijds nodig om zoveel mogelijk parameters in zoveel mogelijk bouwstenen te kunnen variëren op de beperkte oppervlakte van 1 substraat; anderzijds werd het gedaan met het oog op de eventuele overname van de (gedimensioneerde) modules in de volgende, definitieve maskerset (met de volledige drivers).

²⁷Ik denk bijvoorbeeld aan het optimaliseren van het aantal kruisingen in een circuit of het zo compact mogelijk maken van de bouwstenen.

²⁸die trouwens ook nuttig was als feedback voor de circuitsimulaties die nog moesten worden uitgevoerd.

De laatste twee maskersets werden ongeveer tegelijk ontworpen. Op het ogenblik dat ik met mijn laatste maskerset wilde beginnen, bestond ook de nood aan een nieuwe set maskers voor een actieve-matrixdisplay. Het voornaamste probleem bij de bestaande 80×80-displays was immers dat er op het substraat te weinig ruimte overbleef voor de contactering van de uitwendige stuelelektronica. Deze contactering was dan ook de zwakste schakel in de werking van de displays. Door het aantal rijen en kolommen te verminderen, zou meer ruimte kunnen worden vrijgemaakt, waardoor er bredere elastomeerstrips konden gebruikt worden, die betrouwbaardere contacten moesten opleveren met kleinere serieweerstanden. Daarom werd het plan opgevat om een nieuwe 64×64 matrix te ontwerpen. Van de gelegenheid kon gebruik gemaakt worden om de eenheidscel te optimaliseren, rekening houdend met hetgeen we geleerd hadden in verband met de yield en in overeenstemming met de doorgevoerde veranderingen in de pixeltechnologie. Ook zou veel aandacht besteed worden aan de apertuur van de cel.

Bij mijn laatste maskerset wou ik ook een klein matrixje incorporeren om aan te tonen dat de driver- en de pixeltechnologie echt compatibel waren. Aangezien daartoe toch een nieuwe eenheidscel moest ontworpen worden, heb ik maar meteen ook de volledige nieuwe 64×64-matrix ontworpen.

Voor de rest werden in de laatste maskerset een reeks volledige drivers voorzien, waarvan er vier worden gebruikt om twee matrixjes aan te sturen. Tussen de overige wordt 1 geometrieparameter gevarieerd. Daarnaast werden de gebruikelijke test-TFT's en eenvoudige testcircuits voorzien. Het ontwerp van de laatste maskerset nam 3 à 4 maanden werk in beslag, omwille van de complexiteit van de circuits, het gebruik van een nieuw CAD-programma, de manuele design-rule checking en het rekening houden met enkele alternatieve stappen in de technologie.

Na een bespreking van de gebruikte ontwerptools volgt van iedere maskerset een meer gedetailleerde beschrijving, met o.a. een verantwoording van de keuze der maskers, de volgorde van en het aantal voorziene processtappen, de design-rules en de positioneer-methode, een opsomming en een organigram van de modules, geïllustreerd met enkele maskertekeningen.

5.2 De gebruikte ontwerptools en realisatie van de maskers; toekomst van het maskerontwerp.

Alle maskersets werden ontworpen met gebruikmaking van CAD-software. Bij de eerste vier maskersets waren dat de programma's GRIED en MOMAL, bij de laatste maskerset TIGER, GRIED en MOMAL. Deze programma's werden geschreven door de CAD-groep van onze vakgroep.

GRIED en MOMAL werden in 1986 geschreven in BASIC en draaien op VAX systemen met grafische Tektronix terminals van het type 4107 en 4115.

GRIED is een grafische interactieve editor (dit verklaart trouwens het acroniem) waarmee grafische modules kunnen worden aangemaakt en opgeslagen in een bestand. Deze grafische modules bestaan uit al dan niet gevulde rechthoeken, baantjes met een zekere dikte en eventuele links naar (sub-) modules. MOMAL is een conversieprogramma

waarmee het MOL-formaat van de opgeslagen modules kan worden omgezet naar andere formaten, zoals HPGL (Hewlett Packard Graphics Language) en DPF (Disc Plotter Format). Daarbij worden ook alle submodules geconverteerd, tot op het laagste niveau. De output van MOMAL kan ook gewoon naar het scherm gestuurd worden.

GRIED was bij zijn (haar?) introductie een modern tekenprogramma, dat een vergelijking met de toen beschikbare commerciële pakketten goed kon doorstaan. De mogelijkheid tot hiërarchische opbouw van een maskerset, gekoppeld aan de mogelijkheid om parameters te gebruiken om bijvoorbeeld afstanden te definiëren, maakte dat het aantal te tekenen modules laag kon gehouden worden en dat bovendien een aanpassing in een basismodule een zeer eenvoudige operatie was. Een aantal factoren brachten het voortbestaan van GRIED en MOMAL echter in gevaar. Vooreerst waren de programma's geschreven in BASIC, een taal die totaal uit de mode is geraakt, ten voordele van C en C++. Bij het regelmatige 'upgraden' van de VAX-systemen naar nieuwere versies van het besturingssysteem, werden daarom geen nieuwe BASIC-compilers meer aangekocht. De bestaande compiler kon nog een tijdje blijven gebruikt worden, maar is niet meer compatibel met de huidige versie van het besturingssysteem. Daardoor is het op dit ogenblik onmogelijk om nog wijzigingen (correcties of uitbreidingen) in de programma's aan te brengen. Bovendien zijn de grafische routines in GRIED en MOMAL speciaal geschreven voor de genoemde Tektronix-terminals, die ondertussen ook niet meer vernieuwd of onderhouden worden. Tenslotte werd beslist dat de VAX na afloop van het huidige (dure) onderhoudscontract uit het lab verdwijnt ten voordele van workstations met UNIX als besturingssysteem. Eén en ander betekent dat GRIED en MOMAL nog hooguit tot eind 1993 kunnen gebruikt worden.

Aangezien men deze problemen reeds zag aankomen, is de CAD-groep in 1990 begonnen met de ontwikkeling van TIGER (Twodimensional Interactive Graphical EditoR), een moderner pakket, dat compatibel is met OSF/Motif en het X-Window protocol volgt.

Er is gewerkt aan een versie van TIGER die draait op microVAX en een versie die draait op Apollo workstations. TIGER heeft veel meer editeermogelijkheden dan GRIED, zoals het kopiëren van een groep objecten (zelfs tussen vensters), spiegelen, schalen, enzovoort. Het is bovendien (zij het in beperkte mate) mogelijk om modules die aangemaakt zijn met GRIED te importeren. De modules die met TIGER zijn aangemaakt kunnen ook worden geconverteerd naar het oude formaat. Doordat deze conversiemogelijkheden al bestonden, en omwille van de grotere gebruikersvriendelijkheid en de hogere snelheid van de scherm-update, heb ik voor het ontwerp van de basismodules van mijn vierde maskerset gebruikt gemaakt van TIGER, dit ondanks het feit dat er nog aan het programma gewerkt werd. Als eerste gebruiker had ik natuurlijk de eer om een aantal bugs te ontdekken en te rapporteren. Daardoor duurde het ontwerp van deze vierde maskerset trouwens iets langer dan voorzien. Het grootste nadeel van het nieuwe programma was echter het feit dat hiërarchie op dat ogenblik nog niet geïmplementeerd was, zodat het helaas nog nodig was om de modules om te zetten naar het MOL-formaat en met GRIED de samenbouw uit te voeren. Tenslotte was het met dit programma niet mogelijk om afstanden te parametriseren. Dit heeft voor gevolg dat er meer afzonderlijke modules nodig zijn, omdat bijvoorbeeld het variëren van de kanaalbreedte van de germanium-TFT's aanleiding geeft tot meerdere schuifregisters, in plaats van één schuifregister met een parameter W_p . Ter vergelijking : de tweede maskerset (BOUWSTENEN) bestond uit 35 modules; de vierde (DOGMA) omvat er 89.

Wanneer het ontwerp af is, worden de aangemaakte DPF-files op tape gezet en getransporteerd naar de firma DISC (bij de overname door de BARCO-groep omgedoopt tot BARCO GRAPHICS), waar de maskertekeningen door een laserplotter met een resolutie van 4000 dots per inch worden geschreven op fotografische folies. Wij zijn BARCO GRAPHICS zeer erkentelijk omdat zij ons tot nu toe steeds gratis hebben laten gebruik maken van deze faciliteiten. De folies worden versneden tot 5"×5"-vierkanten, die vervolgens fotolithografisch worden gekopieerd op TiW-gecoate glasplaten, de uiteindelijke maskers.

Aangezien het programma TIGER nog niet helemaal is afgewerkt en er geen mensen beschikbaar zijn om dit alsnog te doen laat staan om voor opvolging te zorgen, zullen wij in de toekomst toch moeten gaan gebruik maken van een commercieel pakket. Uitstekende programma's zoals CADENCE en MENTOR GRAPHICS, komen hiervoor in aanmerking, maar bieden (uiteraard) niet de mogelijkheid om DPF-files aan te maken. Er zijn dus nog twee mogelijke wegen om te volgen : ofwel schrijven wij een conversieprogramma dat de conversie van één van de moderne standaard outputformaten naar het 'proprietary' BARCO GRAPHICS-formaat verzorgt, ofwel moeten wij voortaan gebruik maken van de (dure) diensten van een professionele maskermaker die wel de standaard outputformaten aanvaardt.

5.3 Gedetailleerde bespreking van de maskersets

5.3.1 Maskerset 1 : BOTCMP

5.3.1.1 Inleiding

Doel van deze eerste maskerset was het op punt stellen van de nieuwe complementaire bottomgate technologie. In deze maskerset worden nog geen dynamische componenten of circuits geïmplementeerd; enkel losse TFT's, invertors en technologische teststructuren.

5.3.1.2 Keuze van de maskers

De maskers werden gekozen met het oog op de realisatie van de oorspronkelijk voorgestelde technologie (zie Fig. 5 in hoofdstuk 2).

GATE : gate-patroon

HG1 : voorlopige aflijning van de Ge-eilandjes t.o.v. de CdSe-eilandjes. De vlakken in HG1 zijn iets groter dan de uiteindelijke Ge-eilandjes maar reiken niet tot aan de CdSe-eilandjes.

SD : afbakening van de source- en drain-contacten en van de uiteindelijke halfgeleider-eilandjes.

ISOL1 : vias in de gate-isolator

ISOL2 : vias in de tweede isolator, de crossover-isolator

INTER : het interconnectie-patroon

PLMD : patroon van een eventuele ‘black polyimide’-laag om de circuits af te schermen van het licht.

Het totale aantal maskers van deze set bedraagt 7; let wel dat er geen ITO-masker noch een ZAAG-masker²⁹ gemaakt werd,

5.3.1.3 Volgorde der voorziene processtappen.

depositie van het gate-metaal

patroondefinitie GATE

etsen van het gate-metaal

strippen fotoresist

opdampen dik $\text{Al}_2\text{O}_3 + \text{Ge}:\text{Cu} + \text{Al}_2\text{O}_3$

patroondefinitie HG2

etsen ($\text{Al}_2\text{O}_3 + \text{Ge}:\text{Cu}$)

opdampen $\text{Al}_2\text{O}_3 + \text{CdSe}:\text{In} + \text{Al}_2\text{O}_3$

lift-off met het bestaande fotoresistpatroon

patroondefinitie self-aligned (achteraan belichten; geen masker)

etsen Al_2O_3

opdampen In+Au

lift-off

patroondefinitie SD

etsen ($\text{InAu} + \text{Al}_2\text{O}_3 + \text{Ge}:\text{Cu} + \text{CdSe}:\text{In}$)

strippen FR

patroondefinitie ISOL1

etsen Al_2O_3

strippen FR

[opdampen Al_2O_3] [patroondefinitie ISOL2]

[patroondefinitie ISOL2] of [opdampen Al_2O_3]

[etsen Al_2O_3] [lift-off]

[strippen FR]

patroondefinitie INTER

sputteren TiW/Au

lift-off

aanbrengen zwart polyimide

patroondefinitie PLMD

etsen polyimide

strippen FR

Het aantal fotoresist-stappen bedraagt 8; het aantal vacuümstappen 6, waarvan 2 sputteringen en 4 opdampingen. Bij de eerste runs werd Al gebruikt in plaats van Cr of TiW voor

²⁹een zaagmasker wordt gebruikt om de circuits af te dekken met fotoresist tijdens het zagen van het afgewerkte substraat, een processtap die bij deze maskerset niet voorzien is.

het gate-metaal; toen werd ook nog een Al_2O_3 -laag opgedampt vóór de Al-laag en was het aantal opdampingen dus 5 en het aantal vacuümstappen 7. Merk op dat er nog geen ITO-laag voorzien is; deze zou het aantal vacuümstappen en fotoresist-stappen met 1 verhogen. Het aantal etsstappen is 6 of 7 (naargelang ISOL2 met lift-off of met etsen wordt gedefinieerd); het aantal lift-off-stappen bedraagt respectievelijk 4 of 3. Het ITO-patroon zou het aantal etsstappen met 1 verhogen.

5.3.1.4 Design-rules en positioneermethode

De eenheid van deze maskerset is $12.7 \mu\text{m}$. Dit is een halve mil en komt overeen met de resolutie van de toenmalige laserplotter van de firma DISC.

De maskers worden als volgt gepositioneerd

GATE t.o.v. glas
HG1 t.o.v. GATE
SD t.o.v. GATE
ISOL1 t.o.v. GATE
ISOL2 t.o.v. ISOL1
INTER t.o.v. ISOL2
PLMD t.o.v. INTER

De positioneerkransen bevinden zich links en rechts op halve hoogte.

Er werd rekening gehouden met een positioneerfout van $12.7 \mu\text{m}$. Bij opeenvolgende aligeringen tellen deze fouten op. Bij het resultaat werd nog een 'worst-case' veiligheidsmarge geteld van $12.7 \mu\text{m}$.

5.3.1.5 De modules

In deze eenvoudige maskerset zijn er slechts 5 klassen van hoofdmodules. Deze hoofdmodules kunnen wel nog opgebouwd zijn uit submodules, zoals zal blijken uit het organigram. We gaan hier niet dieper in op deze submodules, maar bespreken enkel de hoofdmodules.

HG1TFTL1, HG1TFTL2, HG2TFTL1, HG2TFTL2 : Dit zijn reeksen van afzonderlijke TFT's. HG1TFTL1 bevat Ge-TFT's met kanaallengte $12.7 \mu\text{m}$ en met breedte/lengte-verhoudingen $W/L = 1, 2, 5, 10$ en 20 (5 van elk type); HG1TFTL2 bevat Ge-TFT's met kanaallengte $25.4 \mu\text{m}$ en met $W/L = 1, 2.5, 5, 10, 25$ (eveneens 5 van elk type). De HG2TFT-modules zijn identiek aan de TFT-modules, maar met CdSe als halfgeleider. Er zijn 4 blokken TFTL2, 4 blokken HG2TFTL2, 2 blokken TFTL1 en 2 blokken HG2TFTL1 op het substraat aanwezig.

HG1INV3×3, HG2INV3×3 : Dit zijn p-type respectievelijk n-type invertors. Er zijn telkens 9 invertors. De W/L van de belastings-transistor is $38.1 \mu\text{m}/254 \mu\text{m}$. De W/L van de stuur-transistor is $381 \mu\text{m}/254 \mu\text{m}$. Beide modules bevinden zich 4 maal op het substraat.

CINV5×3 : 15 Complementaire invertors. Kanaallengte van alle TFT's is $25.4 \mu\text{m}$, evenals de kanaalbreedte van de n-type TFT's. De p-type TFT's hebben kanaalbreedtes van 25.4, 63.5, 127, 254 of $635 \mu\text{m}$ (telkens 3 exemplaren). Er zijn 8 blokken CINV5×3.

CROSSSS : Crossovers (kruisingen). De bedoeling van deze module was een snelle test te hebben om de kwaliteit van de crossover-isolator te evalueren. Ieder blok CROSSSS bevat een aantal serieschakelingen van dubbele (telkens 1 verticale + 1 horizontale) crossovers, uitgevoerd als twee doorengeweven meandervormige structuren (onderling verschoven over een kwart periode). Er is 1 serieschakeling van 20 (dubbele) kruisingen, 2 van 10 en 4 van 5. Op het substraat bevinden zich 2 blokken CROSSSS.

POS : De positioneerkruisen.




Fig. 43 Organigram van de eerste maskerset.

Fig. 43 stelt de organisatie van de modules en submodules in de maskerset voor. De lagergelegen modules zijn submodules van de hogergelegen modules waarmee ze op dit organigram rechtstreeks via een monotoon stijgende lijn verbonden zijn. Zo worden bijvoorbeeld de basismodules CROSSOVER en CROSSBOND beiden gebruikt in de modules CROSS5, evenals in CROSS10 en in CROSS20. Deze 3 modules worden op hun beurt gebruikt in de module CROSSSS. Er zijn in totaal 5 niveaus van modules in deze maskerset. De hoger besproken modules, voorheen 'hoofdmodules' genoemd, zijn in feite modules van niveau 3. Ter volledigheid vermeld ik nog dat de namen van de modules

overeenkomen met de namen van de computerbestanden waarin ze opgeslagen zijn. De module POS is bijvoorbeeld opgeslagen in de file POS.MOL.




Fig. 44 1:1-kopie van het SD-masker van de eerste maskerset.

Fig. 44 is een kopie op ware grootte van het source/drain-masker van deze set. Bemerkt de positioneerhoeken aan de binnenkant van de 5" maskerplaten en aan de buitenkant van de 2" substraten.

5.3.2 Maskerset 2 : BOUWSTENEN

5.3.2.1 Inleiding

Na het grotendeels op punt stellen van de technologie was het tijd om de voornaamste bouwstenen van de beoogde drivercircuits te gaan realiseren en evalueren. Naast de gebruikelijke test-TFT's en invertors werden daarom ook ringoscillators, cascades van

invertors, dynamische en statische schuifregisters, push-pull buffers, sense-amplifiers en analoge schakelaars voorzien.

5.3.2.2 Keuze van de maskers

GATE : zoals in maskerset 1

ISOL1 : zoals in maskerset 1

HG1 : lift-off-masker voor de Ge eilandjes

HG2 : lift-off-masker voor de CdSe eilandjes

HG12 : zoals het masker HG1 in maskerset 1

SDE : zoals het masker SD in maskerset 1

SDL : source/drain-masker voor als beide halfgeleiderpatronen met lift-off zijn gemaakt

ISOL2 : zoals in maskerset 1

INTER : zoals in maskerset 1

PLMD : zoals in maskerset 1

ZAAG : patroon dat toelaat de circuits te bedekken met fotoresist tijdens het verzagen van de substraten. De zaagsneden blijven onbedekt, zodat het zaagblad niet bevuild wordt met fotoresist.

Er werden dus 11 maskers getekend. Let evenwel op dat deze maskers zowel geschikt zijn voor de etsgerichte technologie, zoals deze oorspronkelijk was voorgesteld, als voor de meer lift-off-gerichte technologie. Daartoe werden de meeste maskers uit deze set trouwens zowel in een positieve (ondoorzichtige rechthoeken op een doorzichtige achtergrond) als in een negatieve (doorzichtige rechthoeken op een ondoorzichtige achtergrond) versie gemaakt. De halfgeleider-eilandjes en de source/drain-contacten worden in de etsgerichte technologie gemaakt met de maskers HG12 + SDE en in de lift-off-gerichte technologie met HG1 + HG2 + SDL, dus in totaal zijn er 8 of 9 maskers te gebruiken. Indien we dit aantal vergelijken met dat van maskerset 1, dienen we bovendien nog rekening te houden met het feit dat deze keer wel een ZAAG-masker voorzien is. De etsgerichte technologie benodigt evenveel maskers als maskerset 1; de lift-off-gerichte technologie vereist 1 masker meer.

5.3.2.3 Volgorde der voorziene processtappen

gemeenschappelijk + etsgerichte technologie

lift-off-gerichte technologie

depositie van het gate-metaal (sputteren TiW)

patroondefinitie GATE

etsen van het gate-metaal

strippen fotoresist

[opdampen $\text{Al}_2\text{O}_3+\text{Al}_2\text{O}_2:\text{SiO}_2+\text{Al}_2\text{O}_3$]

[patroondefinitie ISOL1]

[etsen Al_2O_3]

[strippen fotoresist]

of

[patroondefinitie ISOL1]

[opdampen $\text{Al}_2\text{O}_3+\text{Al}_2\text{O}_2:\text{SiO}_2+\text{Al}_2\text{O}_3$]

[lift-off]

[opdampen Al ₂ O ₃ +Ge:Cu+Al ₂ O ₃]		[patroondefinitie HG1]
[patroondefinitie HG12]		[opdampen Al ₂ O ₃ +Ge:Cu+Al ₂ O ₃]
[etsen (Al ₂ O ₃ + Ge:Cu)]	of	[lift-off]
[opdampen Al ₂ O ₃ +CdSe:In+Al ₂ O ₃]		[patroondefinitie HG2]
[lift-off]		[opdampen Al ₂ O ₃ +CdSe:In+Al ₂ O ₃]
			[lift-off]

zelf-alignerende patroondefinitie

etsen Al₂O₃

depositie source/drain-metaal (opdampen InAu of sputteren TiW)

lift-off

[patroondefinitie SDE]	of	[patroondefinitie SDL]
[etsen (SD+Al ₂ O ₃ +Ge+CdSe)]		[etsen SD materiaal]

strippen FR

[opdampen Al ₂ O ₃]		[patroondefinitie ISOL2]
[patroondefinitie ISOL2]	of	[opdampen Al ₂ O ₃]
[etsen Al ₂ O ₃]		[lift-off]
[strippen FR]			

patroondefinitie INTER

sputteren TiW/Au

lift-off

aanbrengen zwart polyimide

patroondefinitie PLMD

etsen polyimide

strippen FR

aanbrengen fotoresist

patroondefinitie ZAAG

zagen afgewerkte circuits

strippen FR

Het zaagmasker buiten beschouwing gelaten, bedraagt het aantal fotoresist-stappen 8 in de etsgerichte technologie en 9 in de lift-off-gerichte technologie; het aantal vacuümstappen is in beide gevallen 7, waarvan 2 of 3 sputteringen resp. 5 of 4 opdampingen.

Merk op dat er nog steeds geen ITO-laag voorzien is; deze zou het aantal vacuümstappen en fotoresist-stappen elk met 1 verhogen.

Het aantal etsstappen is 7 in de etsgerichte technologie en 4 in de lift-off-gerichte technologie; het aantal lift-off-stappen bedraagt respectievelijk 3 of 6. Het ITO-patroon zou het aantal etsstappen met 1 verhogen.

Het spreekt uiteraard vanzelf dat het ook mogelijk is om voor bepaalde stappen de etsgerichte technologie te volgen en voor andere de meer lift-off-gerichte technologie.

5.3.2.4 Design-rules en positionermethode

In deze maskerset wordt het GATE-masker ten opzichte van de rand van het glas gepositioneerd en alle daaropvolgende maskers ten opzichte van het GATE-patroon. Bij het ontwerp werd rekening gehouden met een positioneerfout van minder dan $25.4 \mu\text{m}$ ten opzichte van de GATE en minder dan $50.8 \mu\text{m}$ tussen twee hogere maskers onderling. Dit zijn heel ruime marges die zelfs voldoende bleken bij de experimenten met een baktemperatuur van 500°C , die het glassubstraat merkbaar doet krimpen ten opzichte van de maskers.




Fig. 45 Analoge schakelaar met p-type en n-type TFT's. Als Φ hoog is, is de schakelaar gesloten (geleidend).

5.3.2.5 De modules

ASW : Analoge CTFT-schakelaar (zie Fig. 45). Bestaat uit twee parallel geschakelde TFT's; een n-type en een p-type. Parameters : de kanaalbreedte en -lengte van de twee TFT's.

CAS : Cascade van N CTFT-invertors. Parameters : kanaalbreedte en -lengte van de twee TFT's; aantal invertors N.

CAS_BLOK : Blok met cascades van invertors. Er zijn cascades van 2, 3, 4, 5 en 6 invertors, met kanaalbreedtes van de germanium-TFT gelijk aan 2, 5, 10 en 20 maal $12.7 \mu\text{m}$. De kanaallengte van de Ge-TFT en de kanaalbreedte en -lengte van de CdSe-TFT zijn steeds $25.4 \mu\text{m}$. Bovendien zijn er cascades met lengte 7 invertors en met (kanaalbreedte Ge-TFT, kanaallengte CdSe-TFT) = (8, 5), (5, 4), (2, 5) en (2, 2) (in eenheden van $12.7 \mu\text{m}$).

CAS_BOND : In- en output bondvlakken van CAS. Parameters : kanaalbreedte van de TFT's in CAS; maximale kanaallengte in CAS; aantal invertors.

CROSSOVER : Krusing tussen een horizontale en een verticale busbar. Wordt gebruikt in alle niet-planaire circuits. Parameter : breedte van de verticale busbar.

DFF : Niveaugestuurde data-flipflop. Bestaat uit twee antiparallel geschakelde invertors en twee pass-TFT's. Zie Fig. 46. Parameter-triplet (in eenheden van $12.7 \mu\text{m}$) : (kanaalbreedte van de CdSe pass-TFT's, kanaalbreedte van de Ge-TFT, kanaalbreedte van de CdSe-TFT in de invertors).

DFF_BLOK : 16 DFF's, 4 met (2,2,2), 4 met (2,5,2), 4 met (2,10,2), 2 met (2,20,2) en 2 met (2,20,5) als parameterwaarden.

DSR : Dynamisch schuifregister. Zie Fig. 47. Parameters : kanaalbreedte en -lengte van de p-type en n-type TFT's in de invertors en van de pass-TFT's, aantal segmenten.

DSR_BLOK : 18 DSR's, met diverse waarden van de parameters.




Fig. 46 Niveaue-triggerde data-flipflop in TFT-uitvoering.




Fig. 47 Eerste 4 bits van een dynamisch schuifregister. In hoofdstuk 6 volgt een foto van het gerealiseerde circuit.

DSR_BOND : Bondvlakken van de DSR's. Zelfde parameters als DSR (behalve de kanaallengte van de pass-TFT's).

INV : Complementaire invertor. Parameters : kanaalbreedte en -lengte van beide TFT's.

INV_BLOK : Blok met allerlei losse invertors, van de belangrijkste types ook steeds een exemplaar met bondvlakken (\equiv CAS met lengte 1). Verder analoge schakelaars.

MASKER : Overkoepelende module.

PASS1 : Deelmodule van DSR. Bevat een van de pass-TFT's. Parameters : zelfde als DSR, behalve het aantal segmenten.

PASS2 : Zoals PASS1. Bevat de andere pass-TFT.

POS_L : Positioneerkruisen aan de linkerkant van het substraat.

POS_NP : Algemeen positioneerkruis van een negatief masker ten opzichte van het positieve GATE-masker. Parameter : naam van het negatieve masker.

POS_PP : Algemeen positioneerkruis van een positief masker ten opzichte van het (eveneens positieve) GATE-masker. Parameter : naam van het te positioneren masker.

POS_R : Positioneerkruisen aan de rechterkant van het substraat.

PPB : Push-pull buffer. Bestaat uit twee (gewoonlijk zeer brede) CdSe-TFT's met gemeenschappelijke source-elektrode. Parameter : kanaalbreedte van de TFT's.

PPB_BLOK : Verscheidene PPB's, met breedte 20, 50 of 100 keer $12.7 \mu\text{m}$.

RIO : Ringoscillator. Bestaat uit een cascade van $N+1$ invertors met terugkoppeling van de uitgang van de N -de invertor naar de ingang van de eerste. De $N+1$ -ste invertor dient als output-buffer voor de metingen. Parameters : kanaalbreedte en -lengte van n-type en p-type TFT in de invertors, N .

RIO_BLOK : Blok van 16 RIO's, met lengtes 3, 5, 7 of 9 en met verschillende kanaalbreedtes van de Ge-TFT's (20, 10, 5 of 2 eenheden).

SAM : Sense-amplifier. Een identiek circuit wordt gebruikt als vergrendelschakeling in de drivers. De werking ervan wordt uitgelegd in hoofdstuk 3. Parameters : kanaalbreedte van n-type en p-type TFT's en van pass-TFT's.

SAM_BLOK : Blok met 8 SAM's, met verscheidene waarden voor de parameters.




Fig. 48 Eerste bit van een statisch schuifregister. In hoofdstuk 6 volgt een foto van het gerealiseerde circuit.

SSR : Statisch schuifregister. Zie Fig. 48. Bestaat uit een opeenvolging van in tegenfase geklokte DFF's (2 per bit). Parameters : kanaalbreedte van de drie types TFT's, aantal segmenten.

SSR_BIT_1 : Eerste halve bit van een SSR. Parameters : kanaalbreedte van de drie types TFT's.

SSR_BIT_2 : Tweede halve bit van een SSR. Zoals SSR_BIT_1.

SSR_BLOK : Blok met 7 SSR's, allemaal van lengte 4, maar met verschillende waarden voor de TFT-kanaalbreedtes.

SSR_BOND : Input-bondvlakken van een SSR. Parameters : kanaalbreedte van de p-type en de n-type TFT's in de invertors van het SSR.

TFT1 : 1 p-type TFT. Parameters : W en L.

TFT1W : Blok met 5 p-type TFT's, met kanaallengtes 1, 2, 5 en 10 eenheden (12.7 μm). De TFT's worden source aan drain geplaatst, om plaats uit te sparen. Parameter : kanaalbreedte W.

TFT2 : zoals TFT1, maar n-type TFT.

TFT2W : zoals TFT1W, maar met n-type TFT's.

TFT_BLOK : Blok met 13 blokken TFT1W en TFT2W. Telkens 2 met W=1, 2 met W=2, 2 met W=5, 2 met W=10, 2 met W=20, 2 met W=50, en 1 met W=130 eenheden. In totaal dus $26 \times 5 = 130$ TFT's. TFT_BLOK wordt 5 keer op het substraat herhaald en is dus goed voor 650 test-TFT's. Dit betekent dat men per substraatje ruim 1 week kan meten aan enkel maar de transfertkarakteristieken van de test-TFT's (5 min. per TFT). Per run is dat dan anderhalve maand. Wil men ook de uitgangskarakteristieken van iedere test-TFT meten, dan betekent dit 6 maanden onafgebroken werk per run.

Fig. 49 toont het organigram van deze maskerset. Merk op dat de basismodule INV in 8 hogere modules wordt gebruikt. In feite werd er voor deze maskerset slechts 1 invertor ontworpen, die, dank zij het gebruik van parameters (zoals de kanaalbreedte en -lengte van de twee TFT's in de invertor) en hiërarchie, voor alle doelstellingen kon worden gebruikt.




Fig. 49 Organigram van de tweede maskerset (BOUWSTENEN).



Fig. 50 1:1-kopie van het ISOL2-masker van de tweede maskerset.

Fig. 50 is een kopie op ware grootte van het ISOL2-masker van deze set. Bemerkt de

positioneerranden op 2", 3.5" en 5". De mogelijkheid werd voorzien om op een 3.5" substraat enkele lange schuifregisters te implementeren (onderaan)

5.3.3 Maskerset 3 : MASK64

5.3.3.1 Inleiding

Voor de maskerset met de uiteindelijke drivers was het nodig om een kleine actieve matrix te ontwerpen, teneinde de mogelijkheid van integratie van de drivers bij zo een matrix te kunnen illustreren en eventueel de werking ervan aan te tonen. Zoals reeds in de inleiding besproken, bestond er op dat ogenblik ook de nood aan een nieuwe pixelmatrix-maskerset met 64 rijen en 64 kolommen, voor het maken van werkende demonstratie-displays. Het ontwerp van de maskerset MASK64 kwam tegemoet aan beide verlangens en maakt dus eigenlijk ook gedeeltelijk deel uit van het ontwerp van DOGMA.

Er werd natuurlijk rekening gehouden met de ervaringen die we met de bestaande 80×80 pixelmatrix-maskerset hadden opgedaan. Zo werd er bijvoorbeeld een grotere yield nagestreefd, door het inbouwen van redundantie (dubbel gelaagde isolators en baantjes); ook werd een extra grote apertuur (54.25% in een cel van 20 op 20 resolutie-eenheden !) bekomen door een andere schikking van de TFT in de eenheidscel (de gate fungeert bij dit ontwerp tegelijk als busbar). Toch werd de zelf-alignering niet opgegeven, teneinde de compatibiliteit met de drivertechnologie niet verder te bemoeilijken.

5.3.3.2 Keuze van de maskers

Zie de bespreking van maskerset DOGMA. De maskers HG1, HG12, SDE en INTER+EXKO ontbreken hier, aangezien er geen p-type TFT's zijn en het gebruik van de vereenvoudigde technologie niet voorzien wordt.

5.3.3.3 Volgorde der voorziene processtappen

Zie maskerset DOGMA, maar zonder de Ge-opdamping en -patroondefinitie.

5.3.3.4 Design-rules en positioneermethode

Zie maskerset DOGMA voor de positioneervolgorde en de veiligheidsmarges. De eenheid van deze maskerset kan echter gekozen worden : 25 μm of 1 mil (25.4 μm). Dit gebeurt door het ingeven van de parameter ENG in de overkoepelende module (zie verder). De corresponderende pixel-pitch wordt 500 μm respectievelijk 508 μm , dus telkens 20 eenheden. De parameter ENG zorgt er in feite louter voor dat de afmetingen van het totale masker in beide gevallen 127 mm (5") is en de matrix correct gecentreerd wordt.




Fig. 51 Eenheidscel van de pixel-maskerset MASK64 en van de 8×8-matrixjes in maskerset DOGMA.

5.3.3.5 De modules

BOVEN : bovenste periferie (behalve de contacten) van de actieve matrix, bestaande uit tweemaal 5 testinserts en de nummering van de kolommen.

CONTB : bovenste externe contacten.

CONTL : linkse externe contacten.

CONTO : onderste externe contacten.

CONTR : rechtse externe contacten (extreem rechtse contacten ?)

CROSSL : linkse crossover-contacten (voor contacteren backplane)

CROSSR : rechtse crossover-contacten

LINKS : zoals 'BOVEN'

MASK64 : overkoepelende module. Parameter : ENG. Als ENG=1 wordt de eenheid van de maskerset 25.4 μm (1 mil). Als ENG=0 (de verstekwaarde) dan is de eenheid 25 μm .

MATRIX64 : volledige matrix, bestaande uit 64 rijen RIJ64.

NUM : nummeringsreeks (1 getalletje om de 5 rijen of kolommen).

ONDER : zoals 'BOVEN'

POSHOEK : positioneerhoeken om het grof positioneren van het substraat te vergemakkelijken.

POSL : linker positioneerkransen

POSR : rechter positioneerkransen

RECHTS : zoals 'BOVEN'

RIJ64 : 1 volledige rij van de matrix, bestaande uit 64 eenheidscellen.

SAFECEL : zie Fig. 51; Eenheidscel van de displaymatrix. De cel is vierkant en heeft als afmetingen 20 eenheden bij 20 eenheden, hetgeen correspondeert met 500 bij 500 of 508 bij 508 μm . Het betreft hier een zeer conservatief ontwerp (d.w.z. met grote veiligheidsmarges, vandaar "SAFE"). Desondanks bedraagt de apertuur, of de verhouding van de optisch actieve oppervlakte tot de totale oppervlakte, 217 op 400 = 54.25 %, wat veel is voor een

cel van 20 op 20. De CdSe pixel-TFT heeft een kanaalbreedte van 1 en een kanaallengte van 5. De tweede gate (lichtschild) is 3 lang en bedekt dus 3/5 van het kanaal.

SUB64 : het ganze substraat, bestaande uit de matrix en de periferie.




Fig. 52 Testinsert van maskerset MASK64. De teststructuren komen tussen de externe contactpaden te liggen.

TESTINS : zie Fig. 52; de test-insert, bestaande uit een aantal verschillende TFT's en patronen voor het testen van technologische karakteristieken, zoals de kwaliteit van stapbedekking, de vierkantsweerstand van het ITO, de capaciteit per oppervlakte-eenheid van de verschillende isolators, enz.




Fig. 53 Organigram van maskerset MASK64.

Fig. 53 is het organigram van de pixelmatrix-maskerset.

5.3.4 Maskerset 4 : DOGMA

5.3.4.1 Inleiding

Deze maskerset was bedoeld om de haalbaarheid aan te tonen van een actieve matrix met geïntegreerde stuurlektronica, gemaakt in één en dezelfde technologie. Het was natuurlijk al vroeger bewezen dat het mogelijk is om drivercircuits te maken met een technologie die compatibel is met de bestaande CdSe-pixeltechnologie, maar een matrix en de drivers samen waren nog nooit gemaakt.

In de maskerset zijn daarom naast schuifregisters, buffers, vergrendelschakelingen en totale drivercircuits ook een tweetal kleine actieve matrices met geïntegreerde drivers voorzien.

Rekening houdend met de simulatieresultaten van hoofdstuk 3 heb ik naast de oorspronkelijk geplande complementaire poly-Ge/poly-CdSe circuits ook drivercircuits voorzien waarvan het schuifregister is opgebouwd met resistieve load invertors.

Als basiseenheid van de set heb ik 25µm gebruikt. Tot nogtoe gebruikten we 25.4µm als eenheid³⁰.

Met deze 25µm technologie ben ik erin geslaagd om schuifregisters, latches en buffers te maken met een pitch van 500µm, dezelfde pitch die we gewoonlijk gebruiken voor onze actieve pixelmatrices. Ook de twee actieve matrices in de maskerset hebben een pitch van 500µm.

5.3.4.2 Keuze van de maskers

Deze maskerset bestaat uit 14 maskers, die echter nooit allemaal gebruikt worden (zie verder bij de bespreking van de voorziene processtappen). Hierna volgt een korte beschrijving van deze maskers. De namen van de maskers die niet voorkomen in de pixelmatrix-technologie zijn cursief gedrukt.

ITO : Dit masker omvat de transparante pixelelektrodes in de actieve matrix.

GATE : Op dit masker vinden we de gates van de transistors (voor de pixeltransistors zijn dit enkel de onderste gates) terug alsook een aantal (vooral horizontale) busbars, bijvoorbeeld de busbars die de kloksignalen voeren in de schuifregisters.

HG1 : Halfgeleider 1 masker : patroon van de germanium-eilandjes.

HG2 : (in de pixeltechnologie kortweg HG genoemd) Halfgeleider 2 masker : patroon van de cadmiumselenide-eilandjes.

HG12 : Gecombineerd HG1/2-masker. Dit masker wordt gebruikt in plaats van het HG1 en het HG2 masker in het geval dat de vereenvoudigde, etsgerichte technologie wordt gebruikt. (zie de bespreking van de maskersets 'BOTCMP' en 'BOUWSTENEN'.)

SDL : (in de pixeltechnologie SD) Source/Drain-masker voor de lift-off gerichte technologie. Dit is een etsmasker.

SDE : Source/Drain-masker voor de etsgerichte technologie. Dit masker vormt tegelijk source, drain, Ge en CdSe eilandjes.

ISOL2 : masker voor de tweede isolator.

³⁰behalve bij de maskerset MASK64, waar de eenheid kan gekozen worden uit {25µm,25.4µm}

INTER : Interconnectie (3de metallisatie). Dit masker bevat naast de tweede gates van de pixeltransistors voornamelijk verticale busbars. Het zal meestal in combinatie met het masker voor de externe contacten gebruikt worden (gecombineerd masker INTER + EXKO).

PAS : Passivatiemasker. Definieert gaten op die plaatsen waar we na de passivatie met de probes nog aan willen kunnen.

EXKO : Bondvlakken en andere externe contacten. Zal meestal in combinatie met INTER gebruikt worden. De enige situatie waarin het nodig is om dit masker apart te gebruiken is wanneer er bijvoorbeeld extra dik goud moet aangebracht worden om het bonden te vergemakkelijken.

INTER+EXKO : Dit is het gecombineerde INTER/EXKO masker.

ZAAG : Wanneer circuits van elkaar moeten gezaagd worden, dan is het aan te bevelen ze te beschermen met een laag fotoresist (Bij het zagen wordt er immers nogal wat koelwater op het substraat gespoten). Het zaagblad is echter niet bestand tegen fotoresist (doet de wrijving sterk toenemen, waardoor de temperatuur te hoog oploopt en het zaagblad verbrandt). Vandaar dit ZAAG-patroon, dat enkel fotoresist voorziet op de te beschermen circuits en niet op de zaagsnedes.

5.3.4.3 Volgorde der voorziene processtappen

De stappen die geen deel (kunnen) uitmaken van de pixelmatrixtechnologie, zijn cursief gedrukt.

standaard technologie

alternatieve mogelijkheden

depositie indium-tin oxide + verder oxideren³¹

depositie Al_2O_3 hulpfilm

patroondefinitie ITO

etsen Al_2O_3 + ITO

strippen fotoresist

depositie van het gate-metaal (sputteren TiW)

patroondefinitie GATE

etsen van het gate-metaal

strippen fotoresist

[patroondefinitie ISOL1]

[opdampen $Al_2O_3+Al_2O_3:SiO_2+Al_2O_3$]

[lift-off]

of

[opdampen $Al_2O_3+Al_2O_3:SiO_2+Al_2O_3$]

[patroondefinitie ISOL1]

[etsen Al_2O_3]

[strippen fotoresist]

[*patroondefinitie HG1*]

[*opdampen $Al_2O_3+Ge:Cu+Al_2O_3$*]

[*lift-off*]

[patroondefinitie HG2]

[*opdampen $Al_2O_3+Ge:Cu+Al_2O_3$*]

[*patroondefinitie HG12*]

[*etsen ($Al_2O_3 + Ge:Cu$)*]

[*opdampen $Al_2O_3+CdSe:In+Al_2O_3$*]

³¹Deze stap is overbodig indien vertrokken wordt van met ITO gecoat glas.

[opdampen Al ₂ O ₃ +CdSe:In+Al ₂ O ₃]		[lift-off]
[lift-off]	of	[zelf-alignerende patroondefinitie]	
[zelf-alignerende patroondefinitie]			[etsen Al ₂ O ₃]
[etsen Al ₂ O ₃]		[sputteren TiW]
[sputteren TiW]		[lift-off]
[lift-off]		[patroondefinitie SDE]
[patroondefinitie SDL]		[etsen (TiW+Al ₂ O ₃ +Ge+CdSe)]
[etsen TiW]			

strippen FR

[opdampen Al ₂ O ₃]		[patroondefinitie ISOL2]
[patroondefinitie ISOL2]	of	[opdampen Al ₂ O ₃]
[etsen Al ₂ O ₃]		[lift-off]
[strippen FR]			

[patroondefinitie INTER+EXKO]		[patroondefinitie INTER]
[sputteren TiW/Au]		[sputteren TiW]
[lift-off]		[lift-off]
[patroondefinitie PAS]	of	[patroondefinitie PAS]
[opdampen Al ₂ O ₃]		[opdampen Al ₂ O ₃]
[lift-off]		[lift-off]
			[patroondefinitie EXKO]
			[sputteren TiW/Au]
			[lift-off]

*aanbrengen fotoresist
patroondefinitie ZAAG
zagen afgewerkte circuits
strippen FR*

Het zagen buiten beschouwing gelaten, bedraagt het aantal patroondefinities in de standaard pixeltechnologie 10 en in de standaard gecombineerde pixel/drivertechnologie ook 10. Dit komt doordat de interconnectielaag en de externe contacten bij deze laatste tegelijk gemaakt worden, hetgeen compenseert voor de patroondefinitie van de bijkomende halfgeleider. Het combineren van externe contacten en interconnecties levert in de praktijk geen problemen op. In beide technologieën volstaan 9 maskers, want één der lithografie-stappen is zelf-alignerend.

Het aantal vacuümstappen is ook gelijk en bedraagt 10, waarvan 6 opdampingen en 4 sputterbeurten in de gecombineerde technologie; 5 opdampingen en 5 sputterbeurten in de standaard pixeltechnologie.

Het aantal etsstappen is in beide technologieën 5 en het aantal lift-off-stappen 6.

In de gecombineerde technologie kan het aantal maskers en lithografiestappen met 1 verminderd worden door de alternatieve weg te volgen bij de definitie van halfgeleider-eilandjes en SD-contacten. Er is dan één etsstap meer en één lift-off-stap minder.

5.3.4.4 Design-rules en positioneermethode

- Alle maskers worden ten opzichte van het GATE-masker gepositioneerd, behalve het ITO-masker, dat vóór het GATE-masker wordt gebruikt en dat als basis dient voor het positioneren van het GATE-masker zelf.

- Rechthoeken op verschillende maskers die moeten overlappen, moeten minstens 25 μm overlappen. Rechthoeken die niet mogen overlappen moeten minstens door 25 μm gescheiden zijn. Ter vergelijking : de intrinsieke positioneer-nauwkeurigheid van onze aligner bedraagt ongeveer 6 μm . Omdat door te bakken op 500°C het gebruikte CORNING 7059 glas krimpt (ongeveer 50 μm op een totale lengte van 5 cm \approx 2") en omdat onze substraten 2" bij 2" meten, valt een onvermijdelijke positioneerfout van ongeveer 25 μm te verwachten tussen lagen waarvan het patroon wordt gevormd vóór een eventuele bakstap bij 500°C en lagen waarvan het patroon na deze bakstap wordt gevormd. De enige bakstap die eventueel 500°C kan bedragen is de rekristallisatiestap van het germanium. Daarom heb ik de veiligheidsmarges verdubbeld tussen lagen die vóór HG1 (of HG12) komen en lagen die daarna komen.

- Het INTER masker dient voor de interconnectie van de componenten en voor de tweede gate van de pixeltransistors (die ook als lichtschild dienstdoet); het EXKO masker dient voor de externe contacten. In de huidige pixelmatrix-technologie wordt INTER uitgevoerd in TiW en EXKO in TiW/Au. We willen echter deze twee lagen combineren tot één TiW/Au laag. Uit de eerste experimenten blijkt dat pixeltransistors met een TiW/Au tweede gate identiek presteren als transistors met een TiW tweede gate. Ik heb daarom de maskers INTER en EXKO zó ontworpen dat zij elk afzonderlijk volstaan om te doen wat zij vroeger moesten doen en dat de unie van de twee maskers volstaat om zowel de interconnectie, de tweede gates en de externe contacten te maken.

5.3.4.5 De modules

CELEXTC en CELEXTR : Tussenstukken tussen het actieve matrixje en de geïntegreerde drivers. C staat hier voor Columns, R voor Rows.

DOGMA : De overkoepelende module; de hele maskerset.

DRV : Een blok van zes volledige drivercircuits, met name DRVC18, DRVC28, DRVC38, DRVCL8, DRVR38 EN DRVRL8.

DRVC18, DRVC28, DRVC38, DRVCL8, DRVR38 en DRVRL8 : Volledige 8-bits drivercircuits, bestaande uit 8 bits van een schuifregister (DSRC11, enz.), plus een gemeenschappelijk deel DRVCOM. Het enige verschil tussen deze modules zit hem in het gebruikte type schuifregister. Het type schuifregister kan men vinden door de eerste drie letters (DRV) te vervangen door DSR en de 8 door een 1 (De 8 stelt het aantal bits voor).

DRVCOM : Het gemeenschappelijke deel van de drivercircuits. Bevat de bondvlakken aan de seriële inputs (DRVINP) en de parallelle outputs (DRVOUTP) van het circuit, 8 bits van de latch (SAMC51) en het buffer (PPB201).

DRVEXTC en DRVEXTR : De uitwaaiierende externe contacten van de drivercircuits bij het actieve matrixje. C staat voor Columns, R voor Rows.

DRVINP : De 12 bondvlakken aan de input (DATA + kloksignalen) van de drivercircuits.

DRVOUT8 : De 8 bondvlakken aan de parallelle outputs van de drivercircuits.

DSR : Blok van 9 dynamische schuifregisters, namelijk DSRC18D, DSCR28D, DSRC38D, DSRCL8D, DSRR18D, DSRR28D, DSRR38D, DSRRL8D en DSRR48D.

DSRC11, DSRC21, DSRC31, DSRCL1 : 1 bit van complementaire dynamische schuifregisters, geschikt voor de integratie in een volledige driver. Dat wil zeggen dat er per bit een output-pass-TFT voorzien is. Deze pass-TFT, die het schuifregister afsluit van de LATCH tijdens het inschuiven van de data, moet zich direct na de output van iedere bit bevinden en vóór enige horizontale klok- of voedings-busbar, omdat anders de uitgangen van de invertors te zwaar capaciteef belast zouden worden tijdens het inschuiven.

Het voorlaatste cijfer stelt de kanaalbreedte van de Ge-TFT in de invertors voor, uitgedrukt in eenheden van 25µm (de basiseenheid van deze maskerset). De kanaalbreedte van de n-type CdSe-TFT's is altijd 1 eenheid, net als de kanaallengte van beide types TFT's. Wanneer het voorlaatste karakter een L is, dan is de Ge-TFT 3 eenheden breed en hebben de pass-TFT's een kanaallengte van 2 i.p.v. 1 eenheid. Dit type van schuifregisters is bij uitstek geschikt voor lage klokfrequenties, omdat langwerpige CdSe-TFT's iets beter afknipen dan vierkante, waardoor de lading op de ingangstrap van een inverter langzamer weglekt. Voor hoge frequenties gebruiken we echter liever een vierkante pass-TFT, omwille van de kleinere aanweerstand.

DSRC11D, DSRC21D, DSRC31D, DSRCL1D : 1 bit van discrete complementaire dynamische schuifregisters. Per bit is er hier een bondvlak voorzien, in plaats van een output-pass-TFT.

DSRC18D, DSRC28D, DSRC38D, DSRCL8D : Discrete complementaire schuifregisters van 8 bits lang. Bevat DSRPERD (de input-bondvlakken) plus een array van 8 maal DSRC11D, enz.

DSRPERD : De input-bondvlakken van de discrete schuifregisters.

DSRR31, DSRRL1 : 1 bit van dynamische schuifregisters met resistieve load invertors, geschikt voor integratie in een volledig drivercircuit. Dezelfde uitleg als bij DSRC11 & Co. is hier ook geldig.

DSRR11D, DSRR21D, DSRR31D, DSRRL1D, DSRR41D : Zoals DSRC11D, enz. maar met resistieve load invertors.

DSRR18D, DSRR28D, DSRR38D, DSRRL8D, DSRR48D : Zoals DSRC18D, enz. maar met resistieve load invertors.

INV : Blok met in totaal 52 invertors : 4 maal (INVC1, INVC2, INVC3), 4 maal (INVR1, INVR2, INVR3), 3 maal de dubbele invertors (INVRC1, INVRC2, INVRC3, INVRC4) en nog 2 maal INVRC4. Alle invertors kunnen worden afgebond.

INVC1, INVC2, INVC3 : Complementaire invertors met vierkante n-type TFT (25µm x 25µm) en p-type TFT die respectievelijk 1, 2 en 3 eenheden (van 25µm) breed is en 1 eenheid lang.

INVR1, INVR2, INVR3 : Resistieve load invertors met vierkante n-type TFT (25µm x 25µm) en met als resistieve load een p-type Ge-TFT waarvan de GATE verbonden is met de positieve voedingsspanning en die dus als weerstand dienst doet. De kanaalbreedte van deze TFT is respectievelijk 1, 2 en 3 eenheden.

INVRC1, INVRC2, INVRC3, INVRC4 : Dubbele invertors (zie Fig. 54). Complementaire inverter plus resistieve load inverter met gemeenschappelijke n-type TFT. Dit zal toelaten om de twee types invertors met elkaar te vergelijken zonder dat de verschillen kunnen veroorzaakt zijn door een verschillende drempelspanning van de n-type TFT.




Fig. 54 In de module INVC3 delen de complementaire en de depletie-load invertor dezelfde stuur-TFT. De DC-karakteristieken kunnen dus vergeleken worden zonder dat drempelspanningsverschillen van de CdSe-TFT's het resultaat vervalsen.

MAT8X8 : 8 x 8 pixelmatrix. Bestaat uit (64 maal) de module SAFECEL, plus CELEXTC en CELEXTR.

MIDC, MIDR : Matrix met geïntegreerde drivers. C = volledig complementaire drivers; R = complementaire drivers met schuifregister op basis van resistieve load invertors. Bestaat uit MAT8X8, DRVEXTC en DRVEXTR, plus twee drivercircuits. Bij MIDC zijn dat DRVC28 voor de kolommen en DRVCL8 voor de rijen; bij MIDR DRVRR38 voor de kolommen en DRVRL8 voor de rijen. (zie Fig. 55).

POSHOEK : Positioneerhoeken om de substraten ruw te kunnen positioneren ten opzichte van het masker.

POSL, POSR : Positioneerkruisen Links en Rechts van het substraat. Het GATE-masker wordt ten opzichte van het ITO-masker gepositioneerd. Alle daaropvolgende maskers worden ten opzichte van het GATE-masker gepositioneerd.

PPB201 : Push-pull buffer aan de uitgang van een drivercircuit. Bestaat uit twee n-type TFT's met een kanaalbreedte van 20 eenheden.

RIO : Blok van 7 ringoscillators : 4 met resistieve load invertors, met name RIOR17 t/m RIOR47, en 3 met complementaire invertors, RIOCI17 t/m RIOCI37.

RIOCI11, RIOCI21, RIOCI31 : Complementaire invertors die kunnen in cascade gezet worden om een ringoscillator te maken. Het voorlaatste cijfer stelt de kanaalbreedte van de p-type TFT voor. Deze module is vrijwel identiek met de RIO-module van de tweede maskerset.

RIOCI17, RIOCI27, RIOCI37 : Ringoscillators met complementaire invertors. Alle ringoscillators in deze maskerset zijn 7 invertors lang en bestaan in totaal uit 8 invertors (de laatste invertor dient om de uitgang te bufferen.) RIOCI17 bijvoorbeeld bestaat uit 8 maal RIOCI11 plus RIOEXT7.

RIOEXT7 : Gemeenschappelijk deel van alle ringoscillators, bestaande uit de bondvlakken voor de voedingsspanningen en voor de uitgang, plus de terugkoppeling van de uitgang der zevende invertor naar de ingang van de eerste invertor.

RIORI11, RIORI21, RIORI31, RIORI41 : Zoals RIOCI11 t/m RIOCI31, maar met resistieve load invertors.




Fig. 55 Maskertekening van module MIDR. Bestaat uit een kleine 8x8 pixelmatrix met geïntegreerde kolom- en rij-stuircircuits. Vergroting : 11.75x.

RIOR17, RIOR27, RIOR37, RIOR47 : Zoals RIOC17 t/m RIOC37, maar met resistieve load invertors.

SAFECEL : (zie Fig. 51) Eenheidscel van de displaymatrix. Werd reeds besproken bij MASK64.




Fig. 56 Organigram van maskerset DOGMA.

SAMC51 : Sense amplifier. Twee rug aan rug geschakelde invertors die hier dienst doen als vergrendelschakeling (latch). De invertors zijn complementair (snelheid is hier minder belangrijk dan goede logische niveaus.) en de kanaalbreedte van de p-type TFT is 5 eenheden.

TESTINS : Module met teststructuren, vooral bedoeld om oorzaken van fouten te achterhalen. Deze module bevat vias, capaciteiten, stappen en strips. Belangrijke procesgegevens zoals vierkantsweerstand van de metallisatie, stapbedekking van isolatorgaten, aanwezigheid van pinholes in de isolators, doorslagspanning van de isolators, contactweerstand van twee metalen en dergelijke meer kunnen hiermee onderzocht worden.

TFT : Blok van losse test-TFT's. Bevat TFTN1 t/m TFTN5 en TFTP1 t/m TFTP5.

TFTN1, TFTN2, TFTN3, TFTN4, TFTN5 : Groepjes van n-type (poly-CdSe) test-TFT's, telkens bestaande uit 3 TFT's : één met kanaallengte 1, één met 2 en één met 5, corresponderend met de enige kanaallengtes die in gans deze maskerset voorkomen. Het cijfer stelt de kanaalbreedte voor. Er komen in de maskerset ook nog TFT's voor met een kanaalbreedte van 20 (in de buffers), maar deze heb ik niet overgenomen bij de test-TFT's. Om plaats te sparen zijn de transistors binnen ieder groepje source aan drain geschakeld. Dat wil zeggen dat de drain van de eerste TFT ook de source van de tweede is; de drain van de tweede ook de source van de derde, enzovoort. Deze manier van aaneenschakelen levert, in tegenstelling met de gemeenschappelijke gate-schakeling, geen problemen op wanneer één der transistors bijvoorbeeld doorslaat tijdens het meten. Anders dan bij mijn vorige maskerset kunnen nu alle TFT's eventueel worden afgebond.

TFTP1, TFTP2, TFTP3, TFTP4, TFTP5 : Zoals TFTN1 t/m TFTN5, maar met p-type (poly-Ge) TFT's.

Fig. 56 is het organigram van DOGMA. Het was niet gemakkelijk om de 89 modules in 1 grafiek te tonen. Dankzij het samennemen van verwante modules in 1 hokje ging het wel.

Enkel de basismodules (die hokjes waar onderaan geen lijn vertrekt) werden getekend in TIGER. De rest is aangemaakt met GRIED.

HOOFDSTUK 6 : Evaluatie

6.1 Inleiding

In dit hoofdstuk worden de gerealiseerde circuits en bouwstenen geëvalueerd. Naargelang het geval kan dit een fotografische evaluatie (van de lithografie) zijn, een DC-karakteristiek, een dynamische evaluatie of een yield-studie. Ik heb ervoor gekozen om de evaluaties te rangschikken volgens voorwerp van evaluatie en niet volgens de evaluatietechniek, dit om door afwisseling de leesbaarheid van het geheel een beetje te bevorderen. De klemtoon ligt op de resultaten die met de laatste maskerset en de uiteindelijke technologie bereikt werden.




Fig. 57 Test-TFT's gemaakt met maskerset DOGMA. Vergroting :55×.

Aangezien ik heb meegewerkt aan het realiseren van de evaluatietools voor onze actieve-matrixdisplays (64×64), vermeld ik ook enkele resultaten die daarmee bekomen werden.

Voor een beschrijving van de gebruikte meetapparatuur en -opstellingen verwijs ik naar appendix C.

6.2 TFT's

In Fig. 57 ziet u een detail van een aantal test-TFT's, gemaakt met maskerset DOGMA. Links staan de n-type TFT's en rechts de p-type TFT's. De bovenste rij TFT's heeft kanaalbreedte 5 (eenheden van 25 μm), de tweede rij 4. De kanaallengtes zijn 1, 2 en 5. Om plaats te sparen staan de TFT's source aan drain, d.w.z. dat de drain van de eerste TFT de source is van de tweede, enz.




Fig. 58 $I_{\text{DS}}(V_{\text{DS}})$ -karakteristiek van een CdSe-TFT met vierkant kanaal. Verticaal : 20 $\mu\text{A}/\text{div.}$;
horizontaal : 5 V/div.; $V_{\text{GS}} = 0, 2, \dots, 14$ V

Fig. 58 toont de uitgangskarakteristiek van een vierkante CdSe-TFT (25 μm / 25 μm) uit de twaalfde run met de eerste maskerset. Deze uitgangskarakteristiek werd gefotografeerd van het curve-tracer-scherm.

Enkele uitgangskarakteristieken van Ge-TFT's worden getoond in Fig. 59. De eerste karakteristiek werd gemeten op een TFT uit de eerste run en is een enhancement-TFT. Het was bij deze run moeilijk om de gate te contacteren (zie hoofdstuk 2). Daarom is het beeld wat beverig. De andere twee zijn typische p-karakteristieken uit latere runs (sterk tot zeer sterk depletie).

De lineaire transfertkarakteristieken van een typische CdSe pixel-TFT en een brede Ge-TFT's zijn samengevat in Fig. 60 en Fig. 61. De aan/uit-verhouding van de Ge-TFT is slechts ongeveer 10. Dit is veel te weinig voor een pass-TFT of een pixel-TFT. Voor gebruik in invertors blijkt dit echter wel voldoende te zijn.




Fig. 59 $I_{DS}(V_{DS})$ -karakteristieken van Ge-TFT's. Horizontaal (a,c) : 5 V/div.; (b) : 10 V/div.;
Verticaal (a,c) : 10 μ A/div.; (b) : 20 μ A/div.; $V_{GS} = 0, -2, \dots, -20$ V

In Fig. 62 wordt de logaritmische transfertkarakteristiek van de CdSe-TFT getoond. De aan/uit-verhouding bedraagt meer dan 10^6 .




Fig. 60 Gemeten transfertkarakteristiek van een n-type pixel-TFT.




Fig. 61 Gemeten transfertkarakteristiek van een brede p-type TFT.

6.3 Invertors

6.3.1 DC-karakteristieken van enkelvoudige invertors.

Fig. 63 toont de DC-karakteristieken van complementaire invertors met verschillende waarden van de kanaalbreedte van de germanium-TFT. Het is duidelijk dat een toename van W_p een verhoging van het kippunt en een verlaging van de gain (helling in het kippunt) voor gevolg heeft.

In Fig. 64 (run H2) wordt de transfertkarakteristiek van depletie-load invertors vergeleken met die van complementaire invertors. De invertors met gelijke W_p deelden telkens dezelfde driver-TFT. De verschillen tussen de dunne en de vette lijnen kunnen dus niet te wijten zijn aan verschillen in de drempelspanning van de CdSe-TFT's.




Fig. 62 Logaritmische transfertkarakteristiek van de n-type pixel-TFT uit Fig. 60.




Fig. 63 Invertorkarakteristieken van CTFT-invertors. De parameter vermeld bij de curven is de geometrische verhouding W_p/L_p van de Ge-TFT's (de CdSe-TFT's zijn vierkant).

6.3.2 DC-karakteristieken cascades van invertors.

De statische transfertkarakteristieken na de eerste, tweede en derde trap van een cascade van depletie-load invertors ziet u in Fig. 65. Na de derde trap wordt reeds een quasi-perfecte karakteristiek bekomen.

6.3.3 Ringoscillators

In Fig. 66 ziet u een microscoopfoto van een depletie-load ringoscillator met lengte 7 uit de laatste run. De achtste invertor doet dienst als buffer voor de metingen met een gewone hoogimpedante (CMOS-gebufferde) probe. De zware capacitieve last (12 pF) die deze probe normaal betekent kan zo praktisch geen invloed uitoefenen op de oscillatiefrequentie. Zeer interessante informatie kan gehaald worden uit meting van deze frequentie als




Fig. 64 Vergelijking van depletie-load en complementaire invertors met gemeenschappelijke driver-TFT's. De parameter is W_p/L_p . De CdSe-TFT's zijn vierkant.




Fig. 65 Uitgang na de eerste, tweede en derde trap in een cascade van depletie-load invertors.

functie van de voedingsspanning en van de geometrische verhouding van de afzonderlijke TFT's. Alhoewel alle metingen al gedaan waren met een gewone hoogimpedante probe, heb ik bij het beschikbaar komen van onze picoprobe enkele metingen opnieuw gedaan, om op zijn minst de deugdelijkheid van de oudere metingen te staven. Fig. 67 toont het resultaat en de opstelling van één zo'n meting. De voedingsspanningen bedroegen -10 en +15 V. Zij werden zo gekozen omdat onze picoprobe slechts tussen -10 en 20 V werkt.). De oscillatie werd tegelijk gemeten met de gebufferde probe (na de buffer-invertor) en met de picoprobe (na de vijfde invertor). Omdat we bij deze meting beschikten over 2 probes was het mogelijk om de invloed van elk van beide te onderzoeken. Zoals we al op voorhand wisten, stopt de ringoscillator met werken als we rechtstreeks met de gebufferde probe in de oscillator meten (als gevolg van een te grote capacatieve belasting). Of de gebufferde probe al dan niet aan de uitgang van de buffer-invertor wordt gehangen heeft daarentegen zeer weinig invloed op het signaal dat in het circuit gemeten wordt met de picoprobe. De buffer-invertor werkt dus goed. Alleen is het signaal dat met de gebufferde probe gemeten wordt wel veel zwakker dan dat van de picoprobe. Dit is een gevolg van de grote probecapaciteit en de beperkte bandbreedte (1 à 2 MHz) van het buffer-circuit.



Fig. 66 Microscopfoto van een 7-traps ringoscillator. Vergroting : 55×




Fig. 67 Resultaat en opstelling van metingen aan een 7-traps ringoscillator met complementaire invertors.

We kunnen ook de invloed van de picoprobe op de oscillatiefrequentie onderzoeken. Met de picoprobe in het circuit blijkt de (met de gebufferde probe) gemeten frequentie slechts een klein beetje (minder dan 10 %) lager dan zonder de picoprobe. De capacatieve last van de picoprobe (0.1 pF) is dus voldoende laag om de werking van de ringoscillator niet te veel te verstoren bij een meting in het circuit. Uiteraard kan de picoprobe ook aan de uitgang van de buffer-invertor gehangen worden. De invloed op de oscillatiefrequentie is dan nihil. Wat heel moeilijk rechtstreeks te meten is, is de invloed van de eindige shuntweerstand (1 M Ω) van de picoprobe. Deze is namelijk niet veel groter dan de uitgangsimpedantie van de afzonderlijke invertors. Wellicht komen de echte spanningen in




Fig. 68 Vertragingstijd τ_d en aanschakelspanning V_{on} van depletie-load (b) en complementaire (c) invertors in ringoscillators, versus de W/L van de p-type TFT.

het onbelaste circuit nog dichter bij voedingsspanningen dan uit Fig. 67 blijkt. De picoprobe meet als het ware de spanning over de $1\text{ M}\Omega$ weerstand in een spanningsdeler gevormd door de uitgangsweerstand van de inverter en een $1\text{ M}\Omega$ shuntweerstand naar de massa toe. In [49] wordt een vergelijking gemaakt tussen de hier besproken experimentele ringoscillator-output en het resultaat van een simulatie van hetzelfde circuit, gebruik makende van het in hoofdstuk 4 voorgestelde nieuwe model. Daaruit blijkt inderdaad dat de spanningen in het onbelaste circuit dichter bij de voedingsspanningen liggen.

Uit de oscillatiefrequentie van de ringoscillators kunnen de gemiddelde vertragingstijden van de gebruikte invertors worden afgeleid volgens

$$\tau_d = \frac{T}{2(N+1)} \tag{33}$$

met N het aantal invertors (de buffer-inverter zorgt voor de +1) en T de oscillatieperiode. In Fig. 68 worden de op die manier bekomen waarden uitgezet als functie van de W_p/L_p -verhouding (bij constante $W_n/L_n = 1$). De voedingsspanning bedroeg bij alle metingen 25 V. Tevens wordt in deze figuur een andere belangrijke grootte uitgezet, die ik de aanschakelspanning (turn-on voltage) van de oscillator noem en die overeenkomt met die waarde van de voedingsspanning waarbij de oscillator net begint te functioneren. Deze spanning reflecteert het feit dat de kipspanning van de (niet-ideale) invertors niet perfect evenredig is met de voedingsspanning en dus ook niet altijd rond de halve voedingsspanning ligt. Bij een bepaalde (lage) waarde voor de voedingsspanning wordt de DC-karakteristiek zo asymmetrisch dat het onstabiel werkingpunt verdwijnt. De oscillator werkt dan niet meer.

Uit de grafiek blijkt dat de invertors sneller worden met een grotere W_p , maar dat daaruit tegelijk een hogere V_{on} resulteert. Dit laatste komt overeen met hetgeen we gezien hebben bij de statische invertorkarakteristieken. Als we een V_{on} toelaten van 20 V, dan is de uiterste snelheid 50 ns voor een inverter met complementaire structuur en 30 ns voor een inverter met depletie-load. Voor zover ik weet is dat tot nu toe nog steeds een wereldrecord voor een 25 μm TFT-technologie. De n-type circuits van Igor De Rycke haalden 75 ns, de complementaire topgate-circuits van Jan Doutreloigne ongeveer 100 ns.

6.4 Analoge schakelaars




Fig. 69 Enkele analoge schakelaars, gerealiseerd met maskerset BOUWSTENEN (vergroting : 55 \times).

Fig. 69 toont enkele analoge schakelaars, gerealiseerd met maskerset BOUWSTENEN. Aangezien de p-type TFT's steeds van het depletie-type waren, zijn er geen bruikbare schakelaars geproduceerd. Het heeft dan ook geen zin om de resultaten van de elektrische evaluatie gedetailleerd door te nemen.




Fig. 70 Statisch schuifregister, gemaakt met de tweede maskerset. cfr Fig. 47 in hoofdstuk 5.
Vergrotingsfactor : 55.

6.5 Statische schuifregisters

In Fig. 70 ziet u een foto van een statisch schuifregister gerealiseerd met de tweede maskerset; Fig. 71 toont de gemeten golfvormen bij een klokfrequentie van 6 kHz. Fig. 72 toont de resultaten bij 400 kHz. Deze metingen gebeurden met de gebufferde probe met een ingangscapaciteit van 12 pF, hetgeen ongeveer 40 maal zo groot is als de effectieve ingangscapaciteit van een invertor in dit schuifregister. Daardoor zijn de gemeten golfvormen bij de hoogste frequentie verre van ideaal. Niettemin wordt het bij een nadere inspectie van de golfvormen duidelijk dat het schuifregister nog goed werkt bij 400 kHz, omdat de uitgangsspanning van iedere trap van het schuifregister na de achtste en laatste klokpuls evolueert naar de juiste waarde. Het afvlakken van de golfvormen is dus louter een gevolg van de te hoge ingangscapaciteit van de meetprobe. De hoogste klokfrequentie waarbij de uitgangsspanningen na de laatste klokpuls nog evolueren naar de juiste waarde is 700 kHz.

Een belangrijke toepassing van statische schuifregisters is de aansturing van een bargraph-display, zoals we op het einde van hoofdstuk 3 gezien hebben. Dit is in feit het limietgeval voor een klein aantal kolommen van een actieve matrix met geïntegreerde gate-line drivers. We kunnen nu voor het zopas gemeten schuifregister een criterium opstellen voor het totale aantal pixels dat op deze manier kan aangestuurd worden zonder dat de outputs van het schuifregister verdere buffering vereisen. Uit de meting bij 400 kHz kunnen de tijdconstanten van de uitgangsspanningen kunnen worden afgelezen. Doordat de transconductanties van de n-type en de p-type TFT's in de gebruikte invertors niet symmetrisch zijn, is de tijdconstante voor een stijgende uitgangsspanning groter dan die voor een dalende spanning. Om veilig te spelen nemen we de grootste tijdconstante, die 11 μ s



Fig. 71 Kloksignalen, input en outputs na ieder van de eerste 4 trappen van een statisch schuifregister bij een frequentie van 6 kHz.

bedraagt. Daaruit volgt een waarde van $11 \mu\text{s} / 12 \text{ pF} \approx 1 \text{ M}\Omega$ voor de uitgangsweerstand van de invertors. Als we nu eisen dat de uitgangsspanningen van het belaste schuifregister de gewenste waarde bereiken tot op 95%, dan volgt daaruit dat de klokfrequentie f moet voldoen aan

$$f \times C_L < \frac{1}{3} (\text{MHz} \times \text{pF}) \quad (34)$$

waarin C_L de capacatieve last is aan de uitgangen.

Als we nu bedenken dat ieder actief geadresseerd pixel een capacatieve last C_{pixel} introduceert, bestaande uit de gate-capaciteit van de TFT en — als er meer dan één kolom is — de crossover-capaciteit tussen de rij en de kolom van het pixel, dan bekommen we

$$C_L = n \times C_{\text{pixel}} \quad (35)$$

met n het aantal kolommen.
Anderzijds is



Fig. 72 Kloksignalen, input en outputs na ieder van de eerste 4 trappen van een statisch schuifregister bij een frequentie van 400 kHz.

$$f = f_{\text{frame}} \times m \quad (36)$$

met f_{frame} de beeldfrequentie en m het aantal lijnen.
Daaruit volgt het criterium :

$$f_{\text{frame}} \times m \times n \times C_{\text{pixel}} < \frac{1}{3} \text{MHz} \times \text{pF} \quad (37)$$

In onze 25 μm technologie is C_{pixel} ongeveer 0.5 pF, zodat bij een beeldfrequentie van 50 Hz het criterium zich herleidt tot $m \times n < 13000$ pixels. Het gemeten statisch schuifregister is dus in staat om zonder buffering de gate-lijnen van actieve-matrixdisplays aan te sturen tot een resolutie van ruim 100×100 pixels. Het is dus zeker ook in staat om een typisch bargraph-display met amper enkele honderden pixels aan te sturen.




Fig. 73 Dynamisch schuifregister. Vergelijk met ? in hoofdstuk 5. Vergroting : 55×

6.6 Dynamische schuifregisters

Fig. 73 is een microscoopfoto van een dynamisch schuifregister gemaakt met de tweede maskerset. De experimentele evaluatie wordt gedaan bij de bespreking van de drivercircuits (paragraaf 6.9) en voor de gemeten golfvormen verwijs ik naar daar.

6.7 Sense-amplifiers en push-pull buffers

Een detailfoto (Fig. 74) van een compleet drivercircuit toont de sense-amplifier, die als vergrendelschakeling dienst doet.

Fig. 75 is een collage van oscilloscoop-foto's die de werking van latch en buffer illustreert voor de eerste twee trappen in het drivercircuit en bij een klokfrequentie van 50 kHz. Voor het opmeten van deze golfvormen werd een volledig drivercircuit aangedreven. Zie ook de bespreking van het volledige drivercircuit. De bitsequentie die wordt doorgeschoven in het schuifregister is dezelfde als die in Fig. 71 en Fig. 72 (en later ook in Fig. 81), dat betekent dat na de achtste en laatste klokpuls de output van de eerste en tweede trap van de latch laag respectievelijk hoog moeten zijn. De outputs van de buffers zijn dan V_s respectievelijk V_{ns} .




Fig. 74 Sense amplifier (vergrendelschakeling) als onderdeel van het volledige drivercircuit.
Vergroting : 55x.




Fig. 76 Foto van een 64x64 AMLCD waarop een TIFF-file wordt afgebeeld.



Fig. 75 Klok schuifregister (ϕ), outputs latch (L) en buffer (B) na eerste twee trappen in drivercircuit. $V_s=10$ V, $V_{ns}=2$ V. Schaal : $\leftrightarrow 100 \mu\text{s}/\text{div.}$, $\uparrow 10$ V/div.

6.8 Actieve matrix (pixelmatrix)

6.8.1 Optisch

De werking van een van onze 64×64 pixel actieve-matrixdisplays wordt getoond in Fig. 76. Dankzij de thesis van Johan De Keukelaere en Tom De Groote [50] is het mogelijk om TIFF-bestanden af te beelden. Ik wil niet nalaten te vermelden dat mijn bijdrage tot deze demonstratie beperkt is tot het ontwerp van de maskerset, het meewerken in de processing en het schrijven van een deel van de aanstuursoftware. De aanstuurhardware werd (en wordt) door andere mensen ontwikkeld (zie Appendix A) en het vullen met vloeibaar kristal gebeurde in dit geval bij de Japanse firma Dainippon Inc & Chemicals, een specialist op het gebied van PNLC's [51].

6.8.2 Foutendetectie

Eens een actieve matrix is afgewerkt tot een werkend display, kunnen de optredende fouten visueel worden waargenomen. Het belangrijkste in aantal zijn de pixel-fouten. Dit zijn slecht functionerende individuele pixels, meestal veroorzaakt door een defecte TFT. De hinderlijkste fouten zijn evenwel de zogenaamde lijnfouten. Hierbij gaat een deel van een rij of van een kolom de fout in, doordat er een onderbreking is in een busbar of een kortsluiting tussen kruisende kolom- en rij-busbars. Lijnfouten kunnen ook ontstaan doordat er een slechte verbinding is met de uitwendige aanstuurelektronica. Deze interconnectiefouten hebben echter niets te maken met de actieve matrix en worden in deze paragraaf buiten beschouwing gelaten.

Omdat het afwerken van een matrix tot een display een niet te verwaarlozen inspanning betekent, die trouwens zelf extra fouten kan introduceren, heb ik een testopstelling ontworpen die toelaat om de optredende lijnfouten te voorspellen uitgaande van metingen aan de naakte actieve matrix. Deze opstelling detecteert onderbrekingen in de busbars en kortsluitingen tussen kruisende busbars. Ze werd gerealiseerd door Javid Khan, een student van de universiteit van Manchester, in het kader van een Erasmus-beurs [52] (zie appendix C). De resultaten van de “fault locator” zijn nuttig om verschillende redenen :

- Ze laten ons toe een betere kwaliteitscontrole door te voeren van de gemaakte actieve matrices. Tot nu toe was dit enkel mogelijk aan de hand van de gemeten karakteristieken van enkele test-TFT's aan de rand van de substraten. Op die manier kunnen we de slechtere matrices bij voorkeur gebruiken voor het uittesten van nieuwe vultechnieken, nieuwe liquid crystal-materialen, enz., terwijl we de betere matrices voorbehouden voor het maken van demonstratiedisplays eens deze technieken respectievelijk materialen hun deugdzzaamheid hebben bewezen.
- Ze maken het mogelijk een idee te krijgen van het aantal (lijn)fouten dat geïntroduceerd wordt door het vullen van de displays met vloeibare kristallen.
- Een grondige studie van de gedetecteerde fouten leert ons iets bij over het ontstaan ervan en geeft ons dus hints voor het vermijden ervan.

Fig. 77 is een microscoopfoto van een onderbreking in een verticale busbar ter hoogte van de kruising met een horizontale busbar. Fig. 78 toont een kortsluiting tussen een rij- en een kolombusbar.

Bij het bestuderen van de fouten op grote aantallen substraten zijn mij enkele feiten opgevallen.

Ten eerste valt het op dat de meeste fouten optreden ter hoogte van een kruising van twee busbars. Voor wat betreft de kortsluitingen is dit natuurlijk triviaal, maar ook de onderbrekingen zijn meestal op die crossovers terug te vinden. De verklaring hiervoor is te vinden in het feit dat de busbars over het grootste deel van de lengte uit twee metallisaties bestaan (de gate-metallisatie en de interconnectie-metallisatie) of met andere woorden geshunteerd zijn. De waarschijnlijkheid dat een gaatje in de onderste metallisatie samenvalt met een gaatje in de bovenste metallisatie is bijzonder klein en daardoor worden veel




Fig. 77 Foto van een onderbreking in een verticale busbar ter hoogte van een kruising. Vergrotingsfactor : 110 \times .




Fig. 78 Crossover-short als gevolg van een lithografiefout waardoor TiW/Au is achtergebleven na de lift-off van de EXKO-laag. Vergroting : 55 \times .

onderbrekingen vermeden. Ter hoogte van de crossovers echter dient de gate-metallisatie voor de verticale busbar en de interconnectie-metallisatie voor de horizontale busbar en

zijn de busbars dus niet langer geshunteerd. Een gaatje in één van de metallisaties geeft daar dus automatisch aanleiding tot een onderbreking.




Fig. 79 Gevolg van een lithografiefout tijdens de patroondefinitie van de eerste metallisatie (gatepatroon). Dankzij shuntering werd een onderbreking in de verticale busbar vermeden (110×).

Fig. 79 illustreert deze redenering : we zien op de foto een gaatje in de gate-metallisatie, dat geen aanleiding geeft tot een onderbreking, omdat de verticale busbar op die plaats geshunteerd is.

Ten tweede valt het op dat er veel meer onderbrekingen zijn in horizontale dan in verticale busbars. Dit wordt verklaard door het feit dat de horizontale busbar over de verticale busbar (en over twee isolatorlagen) moet stappen, hetgeen de kans op onderbrekingen sterk vergroot.

Ten derde valt het op dat veel fouten zich herhalen op precies dezelfde plaats op meerdere substraten van eenzelfde run of zelfs van verschillende runs. Dit duidt op masker-gekoppelde fouten. Echte maskerfouten treden nochtans zelden op, zelfs niet in onze low-cost maskertechnologie. Daarentegen is gebleken dat het meestal verontreinigingen van de maskers met kleine klodders fotoresist betreft. Die verontreinigingen ontstaan door het achtereenvolgens aanzuigen van een masker tegen het te belichten substraat (“hard contact mode”), het belichten van het substraat en het terug verwijderen van het masker. Een kleine oneffenheid in de fotoresistlaag kan voldoende zijn om losrukken van een beetje fotoresist te veroorzaken. Bij de belichting van het volgende substraat zal dit beetje fotoresist, dat nog steeds aan het masker hangt, hard tegen de fotoresistlaag van het nieuwe substraat gedruwd worden en is de kans zeer groot dat daar op precies dezelfde plaats ook wat fotoresist wordt weggerukt. Het is zelfs zo dat bij iedere volgende belichting het resulterende gat in de fotoresist steeds groter wordt. Dit gaat zo door tot het masker gereinigd wordt. In het verleden betekende dit tot aan de volgende run. Wij hebben echter onze conclusies getrokken uit deze vaststellingen en voortaan worden de

maskers bij de pixel-runs na iedere derde belichting gereinigd. Bovendien wordt bij de etsstappen, voor dewelke de steilheid van het fotoresistprofiel en derhalve de scherpheid van de aflijning van de belichte delen minder belangrijk is, nog enkel gebruik gemaakt van de “soft-contact mode”. Daarbij worden masker en substraat slechts tegen elkaar gedrukt door het gewicht van de maskerhouder, waardoor het eigenlijke contactoppervlak veel kleiner is.

6.9 Geïntegreerde drivers




Fig. 80 Eerste segmenten van een dynamisch schuifregister dat deel uitmaakt van een volledig stuurcircuit. Vergroting : 55×.

We hebben tot nu toe alle bouwstenen van een volledig drivercircuit geëvalueerd, behalve het dynamisch schuifregister. Fig. 80 toont een foto van een dynamisch schuifregister dat deel uitmaakt van een compleet drivercircuit.

In Fig. 81 zien we het aangeboden datasignaal, de kloksignalen en de gemeten outputs na ieder van de 8 trappen in dit schuifregister bij een klokfrequentie van 50 kHz. Deze metingen werden verricht met de gebufferde probe. Aangezien het volledige drivercircuit in werking werd gesteld, waren er in totaal 12 voedings-, data- en kloksignalen nodig. Wegens een tekort aan probes werden deze signalen toegediend via elastomeercontacten. Daartoe waren er trouwens in de maskerset bij vier van de drivers³² de nodige externe contactvingers voorzien aan de rand van het glas, net zoals bij de actieve-matrix-substraten en met dezelfde pitch. Omwille van de complexiteit van de meetopstelling,

³²namelijk die vier drivers die geïntegreerd zijn bij de twee actieve matrixjes.




Fig. 81 Kloksignaal ϕ_1 , DATA input en outputs Q_i na elke trap van het schuifregister. Schaal : \downarrow
10 V/div., \leftrightarrow 20 μ s/div.

werd deze meting niet herhaald met de picoprobe.

6.10 Yield-overwegingen

We kunnen ons afvragen hoe groot de yield van een volledig drivercircuit is en hoe dit de yield van een volledig systeem actieve matrix + geïntegreerde drivers beïnvloedt. Als we een actieve matrix willen zonder pixel- of lijnfouten, dat kan de yield Y_{AM} van een actieve matrix met m rijen en n kolommen berekend worden als

$$Y_{AM} = (Y_{TFT} Y_{CO})^{m \times n} Y_{row}^m Y_{col}^n \quad (38)$$

Met Y_{TFT} de TFT-yield, Y_{CO} de crossover-yield, Y_{row} de yield van de rij-busbars en Y_{col} de yield van de kolombusbars. Hierbij werd verondersteld dat de verschillende defecten die kunnen optreden onderling onafhankelijk zijn en dus dat de waarschijnlijkheden gewoon mogen vermenigvuldigd worden.

We bundelen nu de invloed van de crossover-yield en de busbar-yields in een constante factor Y_C . Deze factor ligt trouwens normaal veel dichterbij 1 dan de TFT-yield-factor (in onze technologie blijken er inderdaad veel meer pixel- en dus TFT-fouten op te treden dan crossoverfouten of busbar-onderbrekingen). We bekommen

$$Y_{AM} = Y_{TFT}^{m \times n} Y_C \quad (39)$$

Laten we maximaal N pixelfouten (maar geen lijnfouten) toe, dan wordt de yield :

$$Y_{AM}(N) = \sum_{i=0}^N P(i) Y_C \quad (40)$$

met $P(i)$ de kans dat er precies i pixelfouten optreden :

$$P(i) = Y_{TFT}^{m \times n - i} (1 - Y_{TFT})^i C_{m \times n}^i \quad (41)$$

Het toelaten van een klein aantal pixelfouten kan aldus de yield sterk verhogen, maar leidt tot kwaliteitsvermindering van het afgewerkte beeldscherm. Het is echter zeer de vraag of het optreden van pixelfouten door de klant getolereerd wordt. Een actieve-matrixdisplay met slechts één pixelfout zal het mijns inziens al heel moeilijk hebben om te concurreren met een perfecte kathodestraalbuis, tenzij in heel specifieke toepassingen waar de typische eigenschappen van een AMLCD van doorslaggevend belang zijn. De enige geloofwaardige uitweg is het streven naar een voldoende hoge TFT-yield. Dit kan gebeuren door het aanpassen van de fotolithografiestappen en het zoveel mogelijk elimineren van menselijke tussenkomst gedurende het productieproces. We kunnen spreken van een goede yield wanneer de kans op een perfect display groter is dan de kans op een display met 1 pixelfout. In dit geval zal het toelaten van enkele pixelfouten de yield niet spectaculair

meer verhogen (minder dan een factor $e=2.71828$). Dit zien we als volgt in : onze voorwaarde $P(0) > P(1)$ leidt tot

$$Y_{TFT} > (m \times n)(1 - Y_{TFT}) \Leftrightarrow Y_{TFT} > \frac{m \times n}{1 + m \times n} \quad (42)$$

In de limiet voor $m \times n$ zeer groot wordt dit

$$Y_{TFT} > e^{-\frac{1}{m \times n}} \quad (43)$$

hetgeen betekent dat dan

$$P(0) > \frac{1}{e} \quad (44)$$

In het geval van een VGA-compatibel beeldscherm met $480 \times 640 \times 3$ kleurdots, wordt de vereiste TFT-yield 99.99989 %. Eisen we dat slechts de helft van alle geproduceerde displays één of meerdere pixelfouten vertonen ($P(0) = 0.5$), dan is de vereiste TFT-yield 99.99992 %. Slechts één TFT op een miljoen mag dus falen. Deze yield-eisen zijn vergelijkbaar met de yield-eisen bij de fabricage van de megabit-IC's, met dien verstande dat actieve matrices niet met tientallen tegelijk op één substraat kunnen geproduceerd worden.

Hoeveel is nu de totale driver-yield ? Aangezien er in een drivercircuit ruwweg ongeveer evenveel crossovers zijn als TFT's, wordt ook hier de yield vooral bepaald door de TFT-yield. Het door mij voorgestelde circuit bevat 16 TFT's per kolom en per rij. De totale driver-yield Y_D wordt dus geschat op

$$Y_D = Y_{TFT}^{16(m+n)} \quad (45)$$

Invullen van $Y_{TFT} = 99.99989 \%$, $m=480$ en $n=640 \times 3$ levert $Y_D=95.9 \%$. Dit betekent niets anders dan dat het integreren van perfect werkende drivercircuits veel gemakkelijker is dan het maken van een perfecte pixelmatrix. De invloed van de geïntegreerde drivers op de totale panel-yield is dus miniem³³, in dit geval een relatieve vermindering met 4 %.

Enkele tegenargumenten voor deze bewering zijn enerzijds dat het mogelijk is dat de transistor-yield in de drivercircuits kleiner is dan in de pixelmatrix, omdat de CdSe-TFT's andere geometrische verhoudingen hebben en omdat er ook Ge-Tft's in voorkomen of alleen al omdat de TFT's een andere functie hebben. Anderzijds is het in een pixelmatrix mogelijk om voor enige vorm van fouttolerantie te zorgen door het inbouwen van redundantie. Men kan bijvoorbeeld twee TFT's per pixel voorzien. In een stuurcircuit is dat moeilijker. Bovendien genereert een fout in een stuurcircuit minstens een ééndimensionale en mogelijk zelfs een tweedimensionale fout in het beeldscherm, terwijl een pixelfout een nuldimensionale fout is en dus hoedanook minder ernstig.

³³'marginaal' zou hier wellicht een betere term zijn.

Tenslotte vullen we de cijfers in die we met onze technologie tot nu toe bereiken. In onze actieve matrices met $64 \times 64 = 4096$ pixels hebben we gemiddeld 30 niet perfect werkende pixels, 2 kortsluitingen tussen rij- en kolombusbars en 2 onderbrekingen in de rijen. De onderbrekingen in de rijen geven geen aanleiding tot lijnfouten omdat we tweezijdige aansturing gebruiken. Met een laser repair systeem³⁴ is het in principe mogelijk om de kortsluitingen uit te snijden, waardoor deze herleid worden tot een onderbreking in een van de busbars, hetgeen ook geen aanleiding zal geven tot een zichtbare fout. De TFT-yield is 99.27 %. Dit betekent dat de yield voor het bekomen van perfecte 64×64 matrices gelijk is aan 8.4×10^{-14} . Om een ideetje te geven hoe klein dit is : de yield om met tien ingevulde roosters (1 formulier) alle zes kruisjes juist te hebben op de lotto is ongeveer 2×10^{-6} . Als we dus elke week één actieve matrix afwerken en voor 100 frank spelen op de lotto, dan zullen we ongeveer 22.7 miljoen keer bij de rang 1 winnaars zijn per keer dat er een perfect display gemaakt wordt. Met andere woorden : de huidige stand van zaken wat betreft onze produktieapparatuur en productieprocédé laten niet toe om perfecte actieve matrices met 64×64 pixels te maken. Er bestaat echter geen twijfel over dat in een industriële produktieomgeving veel grotere yields zouden bereikt worden. Ten bewijze kan ik verwijzen naar de commercieel beschikbare CdSe-TFT panelen van de Canadese firma Litton Systems Ltd., die met een vergelijkbaar proces gemaakt worden in zeer bescheiden produktieapparatuur en die gegarandeerd minder dan 50 pixelfouten op 960×960 bevatten. Dit komt overeen met een pixel-yield van meer dan 99.9946 %³⁵, wat bij 64×64 matrices aanleiding zou geven tot een perfecte matrix-yield van 80 %.

Onze eigen TFT-yield laat volgens de eenvoudige berekening toe om onze geïntegreerde drivers te maken met een totaal-yield van 5.4×10^{-4} voor een 64-traps driver (met 16 TFT's per trap) en zelfs 0.39 voor een 8-traps driver. Dit laatste is zelfs een goede yield te noemen. In de praktijk blijkt de 8-traps driver-yield helaas slechts van de orde van 0.1 te zijn, hetgeen erop wijst dat de TFT-yield in de stuurcircuits inderdaad lager is dan in de pixelmatrix en meer bepaald ongeveer 98 % bedraagt.

³⁴Iets wat wij ons helaas financieel nog niet kunnen veroorloven.

³⁵De echte pixel-yield kan iets (maar niet veel) kleiner zijn, omdat wellicht niet alle geproduceerde matrices, maar toch een voldoende groot deel daarvan, minder dan 50 fouten vertonen.

HOOFDSTUK 7 : Besluit

7.1 Overwonnen moeilijkheden en resterende uitdagingen

7.1.1 Wat heb ik gedaan ?

In dit doctoraatswerk werd een nieuwe technologie op punt gezet voor de fabricage van p-kanaals germanium TFT's met een staggered bottomgate-structuur, compatibel met de bestaande poly-CdSe actieve-matrixtechnologie. Daartoe dienden onverwacht veel technologische problemen te worden opgelost of omzeild.

Ik heb verder een grondige vergelijkende literatuurstudie verricht van de tot nu toe gepubliceerde TFT-gebaseerde stuurschakelingen voor vlakke beeldschermen. Er werd gepoogd de meest relevante informatie op een overzichtelijke manier samen te vatten.

Verskillende methodes om grijswaarden te realiseren werden met elkaar vergeleken en een nieuwe methode werd voorgesteld. Overwegingen betreffende de invloed van de aanstuurmethode op zaken zoals de beeldkwaliteit, kijkhoekafhankelijkheid, fouttolerantie, yield, lichtbehoud, enz. werden geformuleerd. Op basis van deze informatie werd een aanstuurschema ontworpen, gebaseerd op complementaire (CTFT-) logica, dat vervolgens meer in detail besproken werd en voorwerp uitmaakte van een reeks circuitsimulaties.

Een interessante andere toepassing van een statisch schuifregister met TFT's werd kort besproken.

Gestimuleerd door de moeilijkheden die optreden bij het bepalen van de correcte modelparameters uit metingen van de transistorkarakteristieken, heb ik een nieuw numeriek model geconstrueerd dat een uitbreiding is van het eenvoudigste MOSFET-model maar een veel betere beschrijving van onze TFT's biedt en zowel statische als dynamische simulaties van TFT-gebaseerde circuits toelaat. Dit model zal gebruikt worden bij toekomstige simulaties en momenteel wordt de TFT-meetsoftware aangepast aan de automatische extractie van de nieuwe parameters.

Mijn einddoel, namelijk de realisatie van een werkend stuurcircuit met de nieuwe complementaire poly-Ge/poly-CdSe technologie, gebeurde in drie stappen, elk gepaard gaande met een eigen maskerset. Als nevenprodukt van de laatste maskerset werd een nieuwe 64×64 pixelmatrix ontworpen met vergrote veiligheidsmarges en met redundantie in de isolators en geleiderstrips. Gecombineerd met enkele verbeteringen in het proces leverde dit een gevoelige kwaliteitsverhoging van onze demonstratiedisplays op.

Een gedeeltelijk gerealiseerde elektronische schakeling voor het genereren van de nodige klok-, data- en voedingssignalen om onze stuurcircuits aan te drijven werd door mij verder afgewerkt en gebruikt om de werking van schuifregisters en complete drivercircuits aan te tonen.

Tenslotte heb ik meegewerkt aan de tools voor het evalueren en demonstreren van onze actieve-matrixdisplays. Er werd software geschreven voor de aansturing van de AMD's en

er werd een automatische fout-lokalisator gerealiseerd, waarmee nuttige informatie bekomen werd betreffende de mogelijke oorzaken van de nog resterende fouten.

Als successen beschouw ik de realisatie van zeer snelle invertors en dito ringoscillators, van volledig werkende 8-bits stuurcircuits en van betrouwbare statische schuifregisters, het verbeteren van de kwaliteit van de actieve matrices en het opstellen van een handig model voor TFT-simulaties en parameter-extractie. De belangrijkste resultaten werden trouwens samengevat in een aantal publicaties [53,54,55,49]

7.1.2 Wat kan er nog gedaan worden ?

Resterende uitdagingen zijn de realisatie van enhancement Ge-TFT's, in welk verband verscheidene ideeën wegens tijdgebrek niet werden uitprobeerde, en de demonstratie van werkende 8×8 pixel AMLCD's met geïntegreerde drivers, die helaas nog niet kon doorgaan omdat de yield van het geheel momenteel nog te klein is.

7.2 De toekomst

Hoewel de resultaten van mijn doctoraatswerk niet onmiddellijk voor commercialisatie vatbaar zijn, wijzen de geboekte resultaten toch op mogelijke industriële toepassing van de beschreven technologie en sommige van de circuits. Zo ben ik ervan overtuigd dat in een industriële omgeving, met voldoende grootschalige depositie-, ets- en lithografie-apparatuur en waar de reinigingsploeg niet alle deuren van de clean rooms wagenwijd open zet, laat staan dat ze er gekleed in een wollen vest ('omdat het daar nogal fris is') en zonder schoenvertrekken (staatspersoneel mag zich niet bukken of op enigerlei andere manier blootstellen aan situaties die gevaar voor vermoeidheid zouden kunnen opleveren) binnen gaan, met andere woorden in een omgeving waar men er ook in slaagt om perfecte AMLCD's te maken met $640 \times 3 \times 480$ kleurdots, het mogelijk is om met de in mijn doctoraat beschreven technologie hoge resolutie actieve-matrixbeeldschermen te maken met geïntegreerde gate-drivers. Het integreren van voldoende snelle en betrouwbare data-drivers vergt verder onderzoek, maar lijkt, afgaande op de in dit doctoraatswerk geboekte resultaten, eveneens haalbaar. Voor de simulaties van dit soort circuits kan voortaan trouwens een beroep gedaan worden op een meer realistisch TFT-model, zodanig dat het ontwerp beter op de beschikbare TFT-karakteristieken kan worden afgestemd.

Eenvoudige statische schuifregisters met slechts 6 TFT's per nuttige output kunnen door hun grote betrouwbaarheid en de ingebouwde output-buffering voor veel taken aangewend worden. Ik denk bijvoorbeeld aan de gate-drivers in een niet al te groot AMLCD of de aansturing van guest-host displays met honderden tot zelfs enkele duizenden pixels, zoals displays van het type 'bar-graph', waarvan de interconnectie-kost bij rechtstreekse adressering van de pixels te groot wordt.

AMLCD-productie-eenheden worden vaak ondergebracht in oude $2.5 \mu\text{m}$ of $5 \mu\text{m}$ wafer-plants, waarmee deze een nieuwe bestemming krijgen. Doordat bovendien een deel van de bestaande apparatuur kan behouden blijven, kunnen de investeringskosten soms sterk

gedrukt worden. In België is er slechts één firma die in aanmerking komt om zo een operatie uit te voeren en dat is Mietec-Alcatel. Waar de massaproductie (en de markt) van hoge resolutie AMLCD's momenteel al grotendeels in handen is van Japanse firma's, zou Mietec, dat gespecialiseerd is in custom IC's, wellicht een onontgonnen markt kunnen aansnijden met de productie van op maat gemaakte actief geadresseerde multi-pixel guest-host displays met geïntegreerde sturing. Het hoger beschreven statisch schuifregister komt daarvoor zeer goed in aanmerking en kan in een 5 µm technologie zeker voldoende klein gemaakt worden. Mogelijke toepassingen zijn er in al die situaties waar een vlak en licht beeldscherm gewenst is, maar een grote kijkhoek van primordiaal belang is en rechtstreekse pixel-adressering omwille van het grote aantal pixels te duur of te onbetrouwbaar wordt, ik denk bijvoorbeeld aan dashboard- of cockpit-displays en uitleesvensters van draagbare meettoestellen.

Appendix A : Gedetailleerde beschrijving van het proces en de gebruikte procesapparatuur

Deze beschrijving komt overeen met de processtappen van de uiteindelijke technologie, zoals deze in hoofdstuk 2 wordt beschreven.

A.1 De substraten

A.1.1 Gebruikte substraten

ITO-gecoate 2"×2" soda-lime glassubstraten van Balzers.
Bij de eerste testruns (zonder ITO) werd Corning 7059 glas gebruikt.

A.1.2 Reinigen van de substraten

gedurende 5 minuten ultrasoon trillen in oplossing van RBS in DI-water.
gedurende 5 minuten ultrasoon trillen in DI-water.
spoelen in isopropanol.
30 minuten drogen in lucht bij 90°C.
2 uur bakken in geventileerde luchtoven bij 400°C om de organische contaminanten te verbranden.

A.2 Patroondefinitie

fotorezist : S1400-31 (etsstappen) of S1400-37 (lift-off-stappen) van Shipley.
spinner : Headway EC101D.
spinnen gedurende 1 minuut bij 4000 rpm.
na het spinnen 30 minuten drogen in lucht bij 90°C
oplijnen masker op SET Micro-Controle MG1410. Deze aligner aanvaardt 5" maskerplaten en heeft een positioneernauwkeurigheid van ongeveer 5 µm. Bij de uitgevoerde runs werd telkens gebruik gemaakt van de 'hard contact'-mode, waarbij het masker tegen het substraat wordt gezogen. Uit de tests met de fault locator (zie hoofdstuk 'Evaluatie') is gebleken dat dit aanleiding geeft tot fouten in de patroondefinitie : bij het terug scheiden van masker en substraat wordt immers hier en daar fotorezist losgetrokken van het substraat, hetgeen zich later kan manifesteren in bijvoorbeeld een kortsluiting tussen een

rij- en een kolombusbar in de matrix. Daarom wordt tegenwoordig zoveel mogelijk gebruik gemaakt van de zgn. 'soft-contact'-methode, waarbij masker en substraat elkaar slechts licht raken. De positioneernauwkeurigheid is dan wel iets minder goed.

belichting : gedurende 10 seconden (S1400-31) of 20 seconden (S1400-31) bij $10 \text{ mW}\cdot\text{cm}^2$
De zelf-alignerende belichting waarvan sprake in het hoofdstuk 'Technologie-ontwerp' vereist een belichtingstijd van ongeveer 45 seconden met fotoresist S1400-37. Het is meestal aangewezen om één substraatje apart te belichten en te ontwikkelen en pas indien het patroon goed is alle andere substraten met dezelfde belichtingstijd te behandelen. Indien er te weinig belicht werd, kan er eventueel nog worden bijbelicht, op voorwaarde dat de substraten ondertussen geen wit licht gezien hebben (bv. van de lamp in de microscoop).

Voor lift-off-stappen volgt dan een 20 minuten durende 'soak' in toluen, opdat de fotoresist een hardere toplaag zou krijgen. Dit geeft aanleiding tot een steiler ontwikkelprofiel [17] en dus slechtere stapbedekking van de fotoresist tijdens de daaropvolgende materiaaldepositie, zodat de vorming van braampjes bij de lift-off-stap minder waarschijnlijk is. Na de toluen-soak moeten de substraten uiterst grondig gespoeld worden met DI-water.

Het ontwikkelen gebeurt in een mengsel van 50% Microposit developer en 50% DI-water gedurende 1 min 30 s en wordt onmiddellijk gevolgd door een spoeling met DI-water.

A.3 Opdamping

A.3.1 Apparatuur

Alle opdamping gebeurden in een Univex 450 van Leybold. Al_2O_3 , SiO_2 , In, Au, Ge, Cr en Ti worden opgedampt door verhitting met een e-beam. Het toestel is uitgerust met een dubbele kroes e-beam-systeem en is in staat om coëvaporatie van twee materialen te doen, waarbij de verhouding van het vermogen dat naar beide kroezen gaat kan ingesteld worden. Op die manier kan mullite bekomen worden door Al_2O_3 en SiO_2 samen op te dampen, met een vermogenverhouding van 2.3:1. In, Au en Ge worden niet rechtstreeks uit de massief koperen, gekoelde, kroes opgedampt, maar wel vanuit wolfram bootjes die bovenop de kroes worden gelegd. Al_2O_3 , SiO_2 , Cr en Ti worden wel vanuit de koperen kroes opgedampt. Na iedere opdamping wordt de kroes (mechanisch) gereinigd. Het overtollige Au wordt altijd gerecupereerd, aangevuld en gereinigd in HNO_3+HCl . In en Ge worden enkele keren opnieuw gebruikt en worden voor iedere opdamping gereinigd in HNO_3 . Al_2O_3 en SiO_2 worden gereinigd in H_3PO_4 en gerecupereerd voor de dikke isolatorlagen. Voor de halfgeleidersandwiches worden altijd verse Al_2O_3 -korrels gebruikt.

CdSe, Cu en Al worden opgedampt door resistieve verhitting van een boot. De boten voor de opdamping van CdSe en Al worden in huis gemaakt, vertrekkende van een molybdeenfolie. De boot voor het CdSe wordt afgedekt met een molybdeen deksel met enkele tientallen gaatjes. In de boot voor Al wordt een alumina inlegschuitje gelegd. De boot voor Cu is een commercieel verkrijgbaar produkt en is gemaakt van wolfram. Het

overtollige CdSe wordt gestockeerd voor eventuele latere afvalverwerking. Bij iedere opdamming wordt een nieuw bootje gebruikt met nieuwe vulling (2 g CdSe). Het Cu wordt gereinigd in HNO_3 en gerecupereerd, inclusief boot. Het Al wordt enkele keren gerecupereerd, tot het alumina-schuitje te veel gebarsten is.

De substraten worden gemonteerd op een cirkelvormige plaat die tijdens de opdamming rond haar as roteert boven een tweede cirkelvormige plaat (de shutter), evenwijdig aan de eerste en met een sectorvormige opening van 120° boven de opdampbron. Voor het nauwkeurig doseren van zeer kleine doteringen was het soms nodig om deze openingshoek te verkleinen.

De opgedampte dikte en de opdampsnelheid worden gecontroleerd met een Inficon kristal-type massadector. Het kwarskristal is aangebracht vlak onder de shutter en meet dus een 3 (of meer) keer hogere opdampflux dan die welke gemiddeld op de substraten invalt.

De opdampklok wordt vacuüm gezogen door een turbomoleculaire pomp in serie met een mechanische voorvacuümpomp. Na ongeveer 6 uur pompen wordt een druk van 1×10^{-6} mbar bereikt. Bij deze of een lagere druk kan met het opdampen begonnen worden.

Na iedere opdamming wordt de binnenwand van de klok gereinigd met een stofzuiger. Na verloop van een groot aantal opdammingen wordt de klok van het toestel verwijderd en met water en zeep grondig schoongeschrobd. Aangezien ze de gezondheid van het (kostbaar) technisch personeel zouden kunnen schaden, worden alle reinigingsbeurten door het (vervangbaar) wetenschappelijk personeel uitgevoerd.

A.3.2 De halfgeleiderssandwiches

Beide halfgeleiderssandwiches hebben dezelfde structuur : 50 nm Al_2O_3 , 7.5 nm halfgeleider, de doteringslaag, opnieuw 7.5 nm halfgeleider en 50 nm Al_2O_3 . Bij de Ge-sandwich bestaat de doteringslaag uit 0.1 à 1 Å koper, afhankelijk van de gewenste eigenschappen. Bij de CdSe-sandwich is dit 1 Å indium. De zuurstofinlaat bij de germanium-opdamming gebeurt door via een naaldafsluiter zuiver zuurstof in te laten tot een druk van 2 mbar gedurende 5 tot 15 minuten. Deze operatie wordt uitgevoerd vlak na de opdamming van de tweede helft van de Ge-film.

A.4 Sputteren

Het sputtertoestel is van het merk Alcatel en bevat een DC-magnetron. Er zijn drie targets aanwezig in de klok, normaal TiW, Au en Al. Er zijn ook targets voor In-Sn en Cu. Een oliediffusiepompe en een mechanische voorvacuümpomp zorgen voor het vacuüm. Als sputtergas wordt argon gebruikt.

A.5 Etsen

De meeste etsstappen worden uitgevoerd bij kamertemperatuur. Dit gebeurt door de substraten gedurende een zekere tijd onder te dompelen in een beker met het etsmiddel, gevolgd door spoelen in DI-water, droogspuiten met een N₂-pistool en controle onder de microscoop. In het geval van het vrijetsen van de SD-contactvensters in BHF is het met het oog op de uniformiteit aan te bevelen de substraten in verticale positie te etsen met bovendien voldoende ruimte tussen de substraten onderling. Het etsen van kleine gaatjes in een isolatorfilm wordt best voorafgegaan door een soak van de substraten in water, zodat een betere bevochtiging met het etsmiddel bekomen wordt. Koude etsstappen worden uitgevoerd met verdund BHF (Al₂O₃, SiO₂), verdund KI+I (InAu, Au) en aqua regia (ITO). Warme etsstappen gebeuren in een beker die verwarmd is volgens het 'au bain Marie'-systeem. Zij worden in de regel vooraf gegaan door een 'hardbake' van de fotoresist (30 minuten bij 120°C in lucht). De enige warme etsstap die weerhouden werd in de geünificeerde technologie is het etsen van TiW in 33 procentig H₂O₂ bij 50°C.

A.6 Lift-off

Na de depositie van het gewenste materiaal worden de substraten omgekeerd ondergedompeld in een beker met aceton en in een ultrasoon trilbad geplaatst gedurende enkele minuten. Daardoor komt de fotoresist en de bovenliggende film los. De substraten worden nagespoeld in propere aceton, in een mengsel van 1 deel aceton en 1 deel isopropanol en vervolgens in DI-water. De oplosmiddelen worden gerecupereerd. De aceton waarin het trillen plaatsvond wordt wel eerst gefilterd en apart gerecupereerd.

A.7 Strippen

Na een etsstap wordt de fotoresist gestript door de substraten enkele minuten onder te dompelen in aceton, vervolgens in een mengsel van 1 deel aceton en 1 deel isopropanol en onmiddellijk daarna grondig te spoelen in DI-water.

A.8 Bakken

Het bakken gebeurt in verscheidene ovens.

Het drogen van de fotoresist en van de vers gereinigde substraten gebeurt in een droogstoof, in lucht en bij een temperatuur van 90°C. De hardbake van de fotoresist gebeurt bij

120°C. De substraten bevinden zich verticaal in polypropyleen respectievelijk teflon houders.

De reinigings-bakbeurt dient om de organische resten te verbranden en wordt uitgevoerd in een luchtoven met ventilatie en bij de hoogste procestemperatuur, dus 400°C. De substraten bevinden zich dan verticaal in een glazen houder.

De rekristallisatiebehandeling van het germanium en de annealing-stappen van de (gedeeltelijk) afgewerkte circuits gebeurt in een vacuüm-oven van de fabrikant Heraeus. Deze behandelingen worden uitgevoerd in een stikstof-atmosfeer van 1 à 2 mbar met constante stroming (8 sccm). De substraten liggen horizontaal op een verwarmde metalen plaat.

Behandelingen bij temperaturen hoger dan 400°C vinden plaats in een buisoven van het merk Pyrox, eveneens onder een stromende N₂-atmosfeer van 1 mbar. De substraten bevinden zich verticaal in een glazen houder.

Appendix B : Veralgemeend TFT-model

In dit appendix geven we een meer fundamentele afleiding van de veralgemeende vergelijkingen die we in hoofdstuk 4 hebben geïntroduceerd.

B.1 De statische stroomvergelijking

We vangen aan met de vergelijking

$$I_D = \int_{V_{GS}-V_D}^{V_{GS}} G dV_{GB} \stackrel{(V_{GB}=V_{GS}-V_D)}{=} \int_0^{V_D} G dV_B \quad (46)$$

die de drainstroom als een integratie van de lokale geleidbaarheid G over het geleidende deel van het kanaal voorstelt. [56,57]. Deze is functie van $V_{GB} = V_{GS} - V_B$, het verschil tussen de gatepotentiaal en de lokale potentiaal in de bulk van de halfgeleider. V_D is de bulkspanning ter hoogte van de drain-elektrode, gerefereerd ten opzichte van de bulkspanning ter hoogte van de source-elektrode. Indien er geen saturatie optreedt is $V_D = V_{DS} = V_{GS} - V_{GD}$. Indien er wel saturatie is en $V_{DS} > 0$, is $V_D = V_{GS} - V_T$. Het verschil tussen V_{DS} en $V_D - V_S$ staat dan over het driftgebied van de TFT. Saturatie en $V_{DS} < 0$ (source en drain zijn dan strikt genomen omgewisseld) betekent dat $V_D = V_{GD} - V_T$. We zoeken nu eerst een gesloten uitdrukking voor V_D . Aangezien saturatie, naargelang het teken van V_{DS} , overeenkomt met $V_{GD} - V_T < 0$ resp. $V_{GS} - V_T < 0$, kunnen we voorlopig schrijven dat

$$V_D = \frac{V_{GS} - V_T + |V_{GS} - V_T|}{2} - \frac{V_{GD} - V_T + |V_{GD} - V_T|}{2} \quad (47)$$

Het integrandum is in eerste benadering (in afwezigheid van bulktrapping en oppervlakte-toestanden)

$$G(V_B) = \mu \frac{W \epsilon_i \epsilon_0}{L t_i} (V_{GS} - V_T - V_B) = \beta (V_{GS} - V_T - V_B) \quad (48)$$

Deze betrekking kan uiteraard maar geldig zijn voor $V_{GB} > V_T$, dus tot aan de rand van het eventueel optredende driftgebied, omdat anders de geleidbaarheid negatief zou worden. In de hier toegepaste “gradual channel approximation” verloopt de integratie trouwens precies over dit geldigheidsgebied. De klassieke MOSFET-stroomvergelijkingen die men op deze manier bekomt zijn dan ook slechts geldig voor $V_{GS} - V_T > 0$.

Jan Vanfleteren [15] stel een correctie op (48) voor van de gedaante

$$\frac{G}{\beta} = V_{GB} - V_T - V_1 \operatorname{th}\left(\frac{V_{GB} - V_T}{V_1}\right) \quad (49)$$

die in ieder geval een betere overeenstemming met de werkelijke G toelaat door de introductie van de extra parameter V_1 . Op deze manier kan rekening gehouden worden met bulktrapping in de halfgeleider. Toch is ook deze vergelijking slechts geldig voor $V_{GS} - V_T > 0$. Ik stel daarom een correctie voor van de gedaante

$$\frac{G}{\beta} = h(V_{GS} - V_T, V_c) - V_B = \frac{V_{GS} - V_T + \sqrt{(V_{GS} - V_T)^2 + V_c^2}}{2} - V_B \quad (50)$$




Fig. 82 Drie maal G/β . (a) formule (48). (b) formule (49). (c) formule (50). V_B loopt voor elke V_{GS} van 0 tot het punt waar $G/\beta=0$.

Fig. 82 toont de drie uitdrukkingen voor G als functie van $V_{GS} - V_T$ en V_B . Enkel de laatste formule genereert nog een integratie-interval voor V_B als $V_{GS} - V_T < 0$. De introductie van de functie $h(x,c)$ rekt als het ware de bruikbaarheid van de oorspronkelijke benadering uit tot $V_{GS} - V_T = -\infty$, doordat $h(-\infty, V_c) = 0$. Dit weerspiegelt het feit dat totale afknijping van de TFT nooit bereikt wordt. Hoe kleiner de extra parameter V_c (dimensie volt) gekozen wordt, hoe beter de overeenstemming met de klassieke formule, met in de limiet voor $V_c \rightarrow 0$ totale overeenstemming. V_c kan in feite vergeleken worden met de V_1 van Jan Vanfleteren. Inderdaad laat de introductie van V_c ook toe om betere overeenstemming te bekomen met het geval dat er bulktrapping optreedt, aangezien een grotere V_c een minder abrupte overgang van afgeknepen toestand naar geleidende toestand realiseert.

We willen nu de integraal uitwerken om tot een formule te komen die in alle werkingsgebieden toepasselijk is. Merken we op dat

$$h(x,0) = \frac{x+|x|}{2} \quad (51)$$

dan zien we dat (47) het limietgeval voor kleine V_c is van

$$V_D = h(V_{GS}-V_T, V_c) - h(V_{GD}-V_T, V_c) \quad (52)$$

Hiermee wordt de integraal

$$I_D = \beta \int_0^{h(V_{GS}-V_T, V_c) - h(V_{GD}-V_T, V_c)} (h(V_{GS}-V_T, V_c) - V_B) dV_B \quad (53)$$

Uitwerking levert

$$I_D = \frac{\beta}{2} [(h(V_{GS}-V_T, V_c))^2 - (h(V_{GD}-V_T, V_c))^2] \quad (54)$$

Om nog betere overeenstemming met de experimentele TFT-karakteristieken te bekomen, kunnen we verder de exponent κ invoeren, die een meer dan lineair gedrag van de I_{DS} (V_{GS})-karakteristiek toelaat. Tenslotte zorgt een term V_{DS}/R_0 voor een betere modellering van het zwaar sub-thresholdgebied, waar immers de shunt-geleiding door de TFT dominerend wordt.

We krijgen uiteindelijk

$$I_D = \frac{\beta}{2} [(h(V_{GS}-V_T, V_c))^\kappa - (h(V_{GD}-V_T, V_c))^\kappa] + \frac{V_{DS}}{R_0} \quad (55)$$

hetgeen niets anders is dan de formule die in hoofdstuk 3 op een meer intuïtieve manier werd ingevoerd.

B.2 De terminale capaciteiten C_{GS} en C_{GD} .

Bij de berekening van de capaciteiten gaan we op dezelfde manier tewerk : de basisvergelijking is hier [15, formule (2.83) p.2.44]:

$$i_G = C_i \frac{d}{dt} \left(\frac{\int_{V_{GS}-V_D}^{V_{GS}} (V_{GB}-V_T)G dV_{GB}}{\int_{V_{GS}-V_D}^{V_{GS}} G dV_{GB}} \right) = C_i \frac{dF(V_{GS}, V_{GS}-V_D)}{dt} \quad (56)$$

C_i is de "totale" isolatorcapaciteit, $W \cdot L \cdot \epsilon_i / t_i$.
De gewenste vorm is

$$i_G = C_{GS} \frac{dV_{GS}}{dt} + C_{GD} \frac{dV_{GD}}{dt} \quad (57)$$

zodat de capaciteiten gegeven worden door

$$C_{GS} = C_i \frac{\partial F}{\partial V_{GS}} \quad \text{en} \quad C_{GD} = C_i \frac{\partial F}{\partial V_{GD}} \quad (58)$$

Met de klassieke methode vindt men in het lineair gebied ($V_D=V_{DS}$, zodat de ondergrens van de integralen V_{GD} is) :

$$C_{GS} = \frac{2}{3} C_i \frac{(V_{GS}-V_T)[(V_{GS}-V_T)+2(V_{GD}-V_T)]}{[(V_{GS}-V_T)+(V_{GD}-V_T)]^2} \quad (59)$$

en

$$C_{GD} = \frac{2}{3} C_i \frac{(V_{GD}-V_T)[(V_{GD}-V_T)+2(V_{GS}-V_T)]}{[(V_{GD}-V_T)+(V_{GS}-V_T)]^2} \quad (60)$$

waarbij gebruik gemaakt werd van (48).

Ter uitbreiding van de formules naar de andere werkingsgebieden en om consistentie te bekomen met de veralgemeende stroomvergelijking substitueren we nu in de uitdrukking voor F , $V_{GS}-V_T$ door $h(x,c)$ en $V_{GS}-V_D-V_T = V_{GD}-V_T$ door $h(y,c)$, waarbij om praktische redenen de verkorte notatie $x=V_{GS}-V_T$, $y=V_{GD}-V_T$ en $c=V_c$ werd aangenomen.

We bekomen dan voor C_{GS}

$$C_{GS} = C_i \frac{\partial F(h(x,c), h(y,c))}{\partial x} = C_i \frac{\partial F(h(x,c), h(y,c))}{\partial h(x,c)} \frac{\partial h(x,c)}{\partial x} \quad (61)$$

Hierin is de eerste partiële afgeleide niets anders dan de klassieke formule, waarin x vervangen werd door $h(x,c)$ en y door $h(y,c)$. De tweede partiële afgeleide is

$$\frac{\partial h(x,c)}{\partial x} = \frac{\partial}{\partial x} \frac{x + \sqrt{x^2 + c^2}}{2} = \frac{x + \sqrt{x^2 + c^2}}{2\sqrt{x^2 + c^2}} = \frac{h(x,c)}{2h(x,c) - x} \quad (62)$$

zodat

$$C_{GS} = \frac{2}{3} C_i \frac{h(x,c)[h(x,c) + 2h(y,c)]}{[h(x,c) + h(y,c)]^2} \frac{h(x,c)}{2h(x,c) - x} \quad (63)$$

analoog is

$$C_{GD} = \frac{2}{3} C_i \frac{h(y,c)[h(y,c) + 2h(x,c)]}{[h(y,c) + h(x,c)]^2} \frac{h(y,c)}{2h(y,c) - y} \quad (64)$$

Net zoals de veralgemeende stroomvergelijking zijn deze formules geldig voor alle waarden van V_{GS} en V_{DS} , dus zowel in het lineair gebied ($x > 0$ en $y > 0$) als de saturatiegebieden ($xy < 0$) als het afknijpingsgebied ($x < 0$ en $y < 0$).

Appendix C : Gebruikte evaluatie-apparatuur en meetopstellingen

In dit appendix wordt een beschrijving gegeven van die toestellen en meetopstellingen die gebruikt werden bij de evaluaties waarvan de resultaten in hoofdstuk 6 gepresenteerd werden.

C.1 Algemeen

De meeste metingen gebeurden op een probetafel met 6 probes. Voor de snelle dynamische metingen werd de meetprobe gebufferd met een CMOS buffertje. De probecapaciteit bedroeg dan 12 pF en de ingangsweerstand was zeer hoog. Bij het uitmeten van het schuifregister in een volledig drivercircuit werd een zevende probe bijgezet om het schuifregister te isoleren van de rest van het circuit. Het volledige drivercircuit kon niet worden uitgemeten met de beschikbare probes. Daarom werden bij de modules MIDC en MIDR (zie hoofdstuk 5) vergulde contactvingers voorzien, net zoals bij de 64×64 pixelmatrix. Dit liet mij toe om alle vereiste 12 signalen toe te dienen via een elastomeerstrip. De metingen in het circuit gebeurden dan met een enkele probe (met CMOS-buffer). Pas sinds begin '93 beschikken wij over een pico-probe. Deze heeft een zeer kleine ingangscapaciteit van slechts 0.1 pF en een ingangsweerstand van 1 MΩ. Sommige metingen werden herhaald met deze pico-probe in plaats van de gewone CMOS gebufferde probe.

Dan volgt nu meer specifiek per type van meting de gebruikte apparatuur en opstellingen

C.2 DC-karakteristieken TFT's

Voor deze metingen werd enerzijds een Telequipment curve-tracer gebruikt voor snelle inspectie van de uitgangskarakteristieken. Anderzijds werd een meetopstelling gebruikt, bestaande uit een Hewlett Packard 86b microcomputer, een scanner, een gevoelige IV-omzetter, 2 DAC's, een ×10-versterker en een FLUKE 8500 A digital multimeter. Met deze opstelling konden de transfertkarakteristieken, zowel als de uitgangskarakteristieken gemeten worden, evenals het verloop van de drainstroom als functie van de tijd bij constante ingangsspanningen (driftmetingen)

Sedert 1992 hebben wij ook een tweede probetafel ter beschikking (Alessi REL-2500 met ECS-02 bedieningseenheid) met daarbij een High Voltage Source Measure Unit model 237 en een programmeerbare spanningsbron model 230 van het merk Keithley. Deze PC-

gestuurde opstelling (de software werd bij ons ontwikkeld) wordt nu meer gebruikt dan de oude, omwille van de grotere flexibiliteit bij de verwerking van de meetdata (in spreadsheet-programma's en dergelijke).

C.3 DC-Invertorkarakteristieken

Hiervoor was enkel een functiegenerator, een gebufferde probe en een oscilloscoop nodig. Sommige meetresultaten werden rechtstreeks van een (analoog) oscilloscoopscherm gefotografeerd. De meeste meetresultaten die in dit doctoraat zijn opgenomen, werden evenwel heropgemeten met behulp van een HP 54601 A, een digitale 4-kanaals scoop van het merk Hewlett Packard en via een HP 54650 A HP-IB interface getransfereerd naar een IBM-compatibele PC. Daar konden verscheidene metingen gecombineerd en gezamenlijk in grafiek uitgezet worden.

C.4 Dynamische metingen

Voor de dynamische metingen van schuifregisters heeft thesisstudent Guy Ramlot een schakeling ontworpen en gerealiseerd die 16 programmeerbare digitale signalen kan genereren met een frequentie van maximaal 2 MHz. De signalen kunnen maximaal 1024 bits lang zijn en worden ingegeven met behulp van een PC-programma. In principe is de schakeling geschikt om de nodige klok- en datasignalen op te wekken voor de rij- en kolom-stuurcircuits van een matrixdisplay met maximaal 32 rijen en 32 kolommen. De eerste 8 uitgangen zijn bestemd voor de kolomsturing en de laatste 8 voor de rijsturing. Deze worden ook met een lagere frequentie geklokt, namelijk de rijfrequentie. Het is ook mogelijk om het datasignaal te programmeren door met een grafische editor (ingebouwd in het programma) een tweedimensionaal beeld in te geven. Het programma zal de beeldinformatie omzetten naar de nodige stuurpulsen. Ikzelf heb van het programma en de schakeling enkel de mogelijkheid gebruikt om 6 (2 van de 8 kolomsignalen dienen als synchronisatiepulsen voor de rijsturing) digitale signalen op te wekken. Aangezien deze digitale signalen beperkt zijn tot TTL-niveaus en mijn stuurschakelingen hogere spanningen vereisen, heb ik dan zelf een aantal eenvoudige 'level shifters' gemaakt, die de signalen kunnen opkrikken tot spanningen van maximaal 30 volt. In Fig. 83 ziet u het schema van één zo'n level shifter. De level shifters werken goed tot 1 à 2 MHz.

De pico-probe waar wij nu over beschikken, is een model 12C van CGB industries. Deze heeft een ingangscapaciteit van 0.1 pF en een ingangsweerstand van 1 M Ω . Ze is bruikbaar voor spanningen van -10 V tot 20 V (dit spanningsinterval was trouwens de bepalende factor bij de keuze van de probe, aangezien de meeste types van picoprobe slechts een werkingsspanningsbereik hebben van 15 V, hetgeen te klein is voor onze toepassingen). Gezien het tijdstip waarop deze probe beschikbaar kwam, werden enkel de allerlaatste metingen met deze probe uitgevoerd.




Fig. 83 Level shifter om digitale TTL-signalen om te zetten in signalen met instelbare V_{\max}
 $(0 < V_{\max} < 30 \text{ V})$

Voor wat betreft het visualiseren van de metingen op oscilloscoop geldt een analoge opmerking als in vorige paragraaf.

C.5 Optische controle

C.5.1 Microscoop

De meeste foto's van circuits werden gemaakt met een Reichert & Jung Polylite microscoop, uitgerust met een kleinbeeldcamera. Tenzij anders vermeld is de vergrotingsfactor van de microscoopfoto's 55.

C.5.2 Displaysturing

Voor het demonstreren van de 64×64 -pixel AMLCD's werd een PC-gekoppelde displaysturing gerealiseerd. Deze sturing is het resultaat van het werk van vele personen, waaronder verscheidene thesisstudenten. Binnen onze groep zijn het vooral Jan Vanfleteren en Johan De Baets die aan de sturing hebben gewerkt. Een deel van de bijhorende software werd door mij geschreven en ik heb ook de thesis geleid die het weergeven van TIFF-files heeft mogelijk gemaakt.

C.6 Foutendetectie in matrix.




Fig. 84 Active Matrix Fault Locator.

Hoewel dit niet direct paste in het kader van dit doctoraat, heb ik een circuit ontworpen dat geschikt is voor het automatisch detecteren en lokaliseren van onderbrekingen in en kortsluitingen tussen busbars in actieve matrices. Dit circuit werd ‘ge-layout’ en gerealiseerd door Erasmusstudent Javid Khan van de universiteit van Manchester [52]. In Fig. 84 ziet u een afbeelding van de afgewerkte fault locator. Ik heb vervolgens de nodige software geschreven om deze ‘fault locator’ aan te sturen. Met behulp van de fault locator werden een aantal actieve matrices getest. De resultaten van deze tests boden feedback naar onze processing-technieken toe en waren alleen al daarom zeer interessant.

Referenties

- [1] L.E. Tannas, "Flat panel displays and CRT's," chapter 8, New York : Van Nostrand Reinhold Company, 1985
- [2] A. Matsuno, T. Nire, F. Wada, K. Fuchiwaki, A. Miyakoshi, "A 4.4-in.-Diagonal RGB Multi-Color TFEL Display," in *Int. Display Research Conf.*, pp. 717-720, SID, 1992
- [3] Y. Tanaka, S. Yamada, M. Minamoto, Y. Fujita, T. Konishi, "A 4.7 in.-Diagonal TFEL Display with White Emitting Phosphor Layer," in *Int. Display Research Conf.*, pp. 721-724, SID, 1992
- [4] S. Kikuta, Y. Miura, T. Nagasako, K. Kinoshita, K. Kasano, "A Three Color VFD Panel for Rate Information Application," in *Int. Display Research Conf.*, pp. 131-134, SID, 1992
- [5] Y. Tsuruoka, Y. Okamoto, "Two-Color Graphic FLVFD with Internal Color Filters," in *Int. Display Research Conf.*, pp. 135-138, SID, 1992
- [6] Y. Sano, T. Okajima, T. Ota, K. Iseki, K. Nunomura, "A 19-in.-Diagonal Full-Color AC Plasma TV-Display," in *Int. Display Research Conf.*, pp. 609-612, SID, 1992
- [7] T. Leroux, A. Ghis, R. Meyer, D. Sarrasin, "Microtips Displays Addressing," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 22, pp. 437-439, SID, 1991
- [8] P. Vetter, "Vloeibare kristallen in kleurenbeeldschermen met aktieve matrix," doctoraatsthesis, R.U.G., 1991
- [9] P.M. Alt and P. Pleshko, "Scanning limitations of Liquid Crystal Displays," *IEEE Trans. Electron Devices*, Vol. ED-21, pp. 146-155, 1974
- [10] C. Reynaerts, "Ferroëlektrisch vloeibaar kristal beeldschermen," doctoraatsthesis, R.U.G., 1991
- [11] W. J. A. M. Hartmann, "Charge-controlled phenomena in the surface-stabilized ferroelectric liquid-crystal structure," *J. Appl. Phys.*, Vol. 66, No. 3, pp. 1132-1136, 1989
- [12] A.G.H. Verhulst, W.J.A.M. Hartmann, F.J. Stommels and A.M.M. Luyckx-Smolers, "The Texture Method, an Analogue Grey-Scale Technique for SSFLC

- Displays Based on Local Reorientation of the Smectic Layers,” in *Int. Display Research Conf.*, (Amsterdam), pp. 150-153, SID, 1990
- [13] T.P. Brody, J.A. Asars and G.D. Dixon, “A 6×6 inch 20 lines-per-inch Liquid Crystal Display Panel,” *IEEE Trans. Electron Devices*, Vol. ED-20, p. 995, 1973
- [14] A.C. Tickle, “Thin-Film Transistors, a new approach to microelectronics,” John Wiley & Sons, inc., 1969
- [15] J. Vanfleteren, “Digitale schakelingen met poly-CdSe dunne film transistoren,” doctoraatsthesis, R.U.G., 1987
- [16] I. De Rycke, “Poly-CdSe n-DFT logika voor geïntegreerde stuurschakelingen op glas,” doctoraatsthesis, R.U.G., 1990
- [17] J. Doutreloigne, “Complementaire CdSe:In/Ge:Cu dunne-film transistoren voor digitale schakelingen op glas,” doctoraatsthesis, R.U.G., 1992
- [18] J. Capon, “Optische sensoren op basis van fotogeleidende CdSe dunne filmen,” doctoraatsthesis, R.U.G., 1993
- [19] K. Günther, “Condensation of multicomponent vapours,” in *The use of thin films in physical investigations*, pp. 221-225, Academic Press, 1966
- [20] A. Van Calster, “Vervaardiging en analyse van CdSe dunne film transistoren,” doctoraatsthesis, R.U.G., 1974
- [21] A.G. Fischer, D.J. Tizabi, H. Blanke, “p-type thin-film transistors with vacuum-deposited crystallized copper-doped germanium films,” *IEEE Electron Device Letters*, Vol. ED-4, pp. 447-448, 1983
- [22] A. Van Calster, J. Vanfleteren, J. Capon, J. De Baets, I. De Rycke, H. De Smet, J. Doutreloigne, “CdSe Thin Film Transistors for the Addressing of Liquid Crystal Displays,” *Mol. Mat.*, Vol. 1, pp. 289-301, Gordon and Breach Science Publishers, 1992
- [23] F. Morin, P. Coissard, M. Morel, J.L. Favennec, Ph. Weisse, J. Richard and M. Bonnel, “Polycrystalline and Amorphous Silicon Integrated Circuits for Addressing Displays Devices,” in *Int. Display Research Conf.*, pp. 206-208, SID, 1981
- [24] Paul. R. Malmberg, James G. Patterson, Thomas H. Braunstein, Charles R. Snoke, Fang-Chen Luo, “Active-Matrix Liquid-Crystal Display with Integrated Scanner Electronics.” in *SID Intl. Symp. Digest Tech. Papers*, Vol. 17, pp. 281-284, SID, 1986
- [25] D. Tizabi, A.G. Fischer, “Toward Wall Panel TV”, *Optoelectronics-Devices and Technologies*, Vol.1 No.1, pp. 85-96, June 1986

- [26] I. De Rycke, J. De Baets, J. Doutreloigne, A. Van Calster, J. Vanfleteren, "The Realisation and Evaluation of Poly-CdSe TFT Driving Circuits," in *Int. Display Research Conf.*, pp. 70-73, SID, 1988
- [27] I. De Rycke, A. Van Calster, J. Vanfleteren, J. De Baets, J. Doutreloigne, H. De Smet, P. Vetter, "2-MHz Clocked LCD Drivers on Glass," *IEEE Journal of Solid-State Circuits*, Vol. 25, No. 2, pp. 531-538, April 1990
- [28] J. I. Ohwada, M. Takabatake, Y. A. Ono, Y. Nagae, A. Mimura, K. Ono, N. Konishi, "Peripheral Circuit Integrated Poly-Si TFT LCD with Gray Scale Representation," in *Int. Display Research Conf.*, pp. 215-219, SID, 1988
- [29] J. I. Ohwada, M. Takabatake, Y. A. Ono, Y. Nagae, H. Kawakami, K. Ono, A. Mimura, N. Konishi, K. Miyata, E. Kaneko, "Peripheral Circuit Integrated Poly-Si TFT-LCD with Gray Scale Representation," *IEEE Trans. Electron Devices*, Vol. ED-36, no. 9, pp.1923-1928, 1989
- [30] Y. Matsueda, M. Ashizawa, S. Aruga, H. Ohshima, S. Morozumi, "Defect-Free Active Matrix LCD with Redundant Poly-Si TFT Circuit," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 20, pp. 238-241, SID, 1989
- [31] F. Emoto, K. Senda, E. Fujii, A. Nakamura, A. Yamamoto, Y. Uemoto, K. Kobayashi, M. Kyougoku, T. Kamimura, G. Kano, "0.92-in. Active-Matrix LCD with Fully Integrated Poly-Si TFT Drivers of New Circuit Configuration," in *Int. Display Research Conf.*, pp. 152-154, SID, 1989
- [32] R.G. Stewart, S.N. Lee, A.C. Ipri, D.L. Jose, D.A. Furst, S.A. Lipp, W.R. Roach, "A 9V Polysilicon LCD with Integrated Gray-Scale Drivers," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 21, pp. 319-322, SID, 1990
- [33] S. Morozumi, K. Oguchi, T. Misawa, R. Araki, H. Oshima and S. Seikosha, "4.25-in and 1.51-in B/W and full color LC Video Display Addressed by Poly-Si TFT's," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 15, pp. 316-319, SID, 1984
- [34] R. G. Stewart, A. C. Ipri, B. W. Faughnan, F. P. Cuomo, J. T. Fischer, D. A. Furst, T. L. Glock, J. P. Hasili, D. L. Jose, G. Kaganowicz, M. Medwin, D. K. Pancholy, D. Plus, R. W. Roach, W. C. Stewart, J. Valachovic, S. Weisbrod, "Polycrystalline Silicon Liquid LCDs with High-speed Integrated scanners," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 19, pp. 404-405, SID, 1988
- [35] M. Takabatake, J. Ohwada, Y. A. Ono, K. Ono, A. Mimura, N. Konishi, Hitachi Ltd., "CMOS Circuits for Peripheral Circuits Integrated Poly-Si TFT LCD Fabricated at Low Temperature below 600°C," in *Int. Display Research Conf.*, pp. 156-159, SID, 1989

- [36] K. Khakzar, E. Lüder, T. Kallfaß, J. Spachmann, J. Glueck, W. Otterbach, "Integrated Shift Register with Poly-CdSe TFT's for Frequencies up to 4 MHz," in *Int. Display Research Conf.*, pp. 312-314, SID, 1990
- [37] A. G. Lewis, D. D. Lee, R. H. Bruce, R. A. Martin, "Polysilicon TFT Active-Matrix LCD Drivers." in *SID Intl. Symp. Digest Tech. Papers*, Vol. 22, pp. 535-538, SID, 1991
- [38] K. Tanaka, S. Suyama, K. Kato, S. Kohda, K. Nakazawa, "A Novel Unified-Structure Field-Induction-Drain (UFID) Poly-Si TFT's in CMOS Circuits for LCD Applications", in *SID Intl. Symp. Digest Tech. Papers*, Vol. 22, pp. 539-542, SID, 1991
- [39] D. Meyerhofer, "Optical Transmission of Liquid-Crystal Field Effect Cells," *J. Appl. Phys.*, Vol. 48, No. 3, pp. 1179-1185, 1977
- [40] H. De Smet, N. De Meester, "Optische karakterisatie van LCD's, afstudeerwerk ingediend tot het behalen van de graad van burgerlijk natuurkundig ingenieur," pp. 168-174, 1988
- [41] K. R. Sarma, H. Franklin, M. Johnson, K. Frost, A. Bernot, "Active-Matrix LCDs Using Gray-Scale in Halftone Methods," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 20, pp. 148-159, SID, 1989
- [42] K. Sarma, R. I. McCartney, B. Heinze, S. Aoki, Y. Ugai, T. Sunata, T. Inada, "A Wide-Viewing-Angle 5-in.-Diagonal AMLCD Using Halftone Grayscale," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 22, pp. 555-557, SID, 1991
- [43] H-U. Lauer, E. Lüder, M. Dobler, K. Schleupen, J. Spachmann, T. Kallfaß, P. Jones, B. Macknick, "A Frame-Sequential Color-TV Projection Display," in *SID Intl. Symp. Digest Tech. Papers*, Vol. 21, pp 534-537, SID, 1990
- [44] M. Shur, M. Hack and J.G. Shaw, "New Analytic Model for Amorphous Silicon Thin Film Transistors," *J. Appl. Phys.*, Vol. 66, No. 7, pp. 3371-3380, 1989
- [45] K. Lee, M. Shur, T.A. Fjeldly, T. Ytterdal, "Semiconductor Device Modeling for VLSI," Prentice Hall, 1993
- [46] T. Sakurai and A.R. Newton, "A Simple MOSFET Model for Circuit Analysis," *IEEE Trans. Electron Devices*, Vol. ED-38, No. 4, pp. 887-894, 1991
- [47] K. Khakzar, E. Lüder, "Numerical Simulation for CdSe-TFTs," in *2nd International Cadmium Selenide Workshop*, Imperial College, London, 1992
- [48] J.E. Meyer, "MOS Models and Circuit Simulation," *RCA Review*, 32, pp. 42-63, March, 1971

- [49] H. De Smet, J. Capon, J. De Baets, A. M. De Cubber, A. Van Calster, J. Vanfleteren, "Generalised TFT Model for 4-Quadrant Simulations," in *Proceedings of the 3rd International Workshop on CdSe TFT's*, Strasbourg, 1993
- [50] J. De Keukelaere en Tom De Groote, "Demonstratiesoftware voor Actieve Matrix LCD's," afstudeerwerk ingediend tot het behalen van de academische graad van burgerlijk elektrotechnisch ingenieur, RUG, 1993
- [51] J. De Baets, J. Capon, I. De Rycke, H. De Smet, J. Doutreloigne, A. Van Calster, J. Vanfleteren, T. Fujisawa, H. Ogawa, H. Takatsu, "A Polymer Network Liquid Crystal poly-CdSe TFT Active Matrix Display," in *Int. Display Research Conf.*, pp. 215-218, SID, 1991
- [52] J. Khan, "A Thin Film Transistor Active Matrix Liquid Crystal Display Fault Location System.," afstudeerwerk Erasmus-student, Universiteit Gent + UMIST, 1991
- [53] H. De Smet, J. Doutreloigne, J. Capon, J. De Baets, I. De Rycke, A. Van Calster, J. Vanfleteren, "Designing Complementary Integrated Driver Circuits," in *Proceedings of the 1st International CdSe Workshop*, pp. 92-102, TFCG, Gent, 1990
- [54] H. De Smet, J. Doutreloigne, J. Capon, J. De Baets, I. De Rycke, A. Van Calster, J. Vanfleteren, "Unification of poly-CdSe Active Matrix and poly-CdSe/poly-Ge Integrated Driver Technology," in *Proceedings of the 2nd International CdSe Workshop*, Imperial College, London, 1992
- [55] H. De Smet, J. Capon, J. De Baets, I. De Rycke, J. Doutreloigne, A. Van Calster, J. Vanfleteren, "Active Matrix with Integrated Drivers on Soda-Lime Glass Using poly-CdSe and poly-Ge," in *Int. Display Research Conf.*, pp. 225-228, SID, 1992
- [56] A. Van Calster, H.J. Pauwels, "Theoretical Influence of Surface States and Bulk Traps on Thin Film Transistor Characteristics," *IEEE Solid-State Electronics*, Vol. SSE-18, pp. 691-698, 1975
- [57] P. Migliorato, "Physics and modelling of polysilicon TFTs," in *European Solid State Device Research Conf.*, pp. 89-96, Elsevier, 1992